先进集成电路封装的基本术语
文章作者:Majeed Ahmad
以下是在先进IC封装技术中使用的10个最常见术语的简要概述。
先进的IC封装技术是“摩尔”领域的突出技术亮点。当芯片扩展在每个节点变得越来越困难和昂贵的时候，工程师们将多个芯片放入先进的封装中，作为芯片扩展的替代方案。
但是，虽然高级IC包装正在快速发展，但设计工程师和工程管理人员必须与这种关键技术保持同步。首先，了解不断进入高级IC包装内容的基本术语非常重要。
以下是10个最常用术语的简要介绍下一代IC包装技术:
2.5 d包装
在2.5D封装中，模具堆叠或并排放置在基于透硅通道(tsv)的插入器的顶部。底座是一个插入器，提供芯片之间的连接。2.5D封装是传统2D IC封装技术的一个渐进步骤，可以实现更精细的线条和空间。
2.5D包通常用于高端ASIC，FPGA，GPU和内存立方体。2008年，Xilinx将其大型FPGA分成四个较小的更高的碎片，并在硅中介层上连接那些芯片。这导致了2.5D包装的诞生，最终成为高带宽内存（HBM）处理器集成的流行。
这是2.5D包的示意图。来源:研究门
三维包装
在3D IC封装中，逻辑芯片相互堆叠或存储芯片，而不是创建一个大的片上系统(SoC)，芯片使用有源插入器连接。与2.5D集成电路封装不同，3D集成电路封装采用多层硅片与使用tsv的组件一起叠加在中间器件上。
TSV是2.5D和3D集成电路封装技术的关键实现技术。半导体业界一直在使用HBM技术生产3D IC封装的DRAM芯片。
该3D封装横截面显示CU TSVS在SI芯片之间进行垂直互连的使用。来源:研究门
Chiplet
芯片是3D IC封装的另一种形式，可以实现CMOS设备与非CMOS设备的异构集成。换句话说，它们是更小的SoC或芯片，而不是封装中的一个大SoC。
其想法是将一个大的SoC分解成更小的芯片，以提高成品率，并比单片芯片成本更低。Chiplets允许设计师利用各种ip，而无需考虑它们是在哪个节点或技术上制造的;它们可以在多种材料上建造，包括硅、玻璃和层压板。
基于微晶片的系统是由多个微晶片在一个插入器上组成的。来源:节奏设计系统
扇出
扇出封装，其中的连接是扇出芯片表面，以方便更多的外部I/ o，使用环氧模具化合物完全嵌入模具，因此它们不需要工艺流程，如晶圆碰撞，熔剂，倒装芯片组装，清洗，下填充点胶和固化。这进而消除了对插入器的需要，并使异构集成的实现更加简单。
扇出技术提供了一个小型系数包，具有比其他包类型更多的I / O.它在2016年推动了技术STARDOM当它使Apple能够将其16-NM应用程序处理器与移动DRAM集成使用TSMC的包装技术在一个包装中。
扇出晶圆级封装(FOWLP)
对晶圆级封装(WLP)的改进FOWLP已经发展了一种技术，可以提供更多的硅模具外部接触。它将芯片嵌入到环氧树脂模塑化合物中，然后在晶圆表面制造高密度再分布层(RDLs)和焊料球，形成重构晶圆。
通常，它首先将前端处理的晶圆切割成单个的晶圆，然后在载体结构上将晶圆间隔开来，并将间隙填充以形成一个重组晶圆。FOWLP在包和应用程序板之间提供了大量的连接。此外，基板实质上比模具大，所以模具间距更宽松。
在FOWLP的这个例子中，硅倒装芯片嵌入到玻璃基板中，RDL呈扇形向外延伸到玻璃透口。来源:Samtec
异构集成
将单独制造的部件集成到更高级别的组件中提供了增强的功能和改进的操作特性。它使半导体器件制造商能够将功能部件与不同的制造过程流入单个复合装置。
异构集成类似于包内系统(SiP);然而，与在单个基板上集成多个裸模不同的是，多个ip以芯片的形式集成在单个基板上。异构集成背后的总体思想是将多个在系统级别上变化的组件组合在同一个包中。
这些是异构集成的一些技术构建块。来源:日月光半导体集团
高带宽内存（HBM）
HBM是一种标准化的堆叠存储技术，为堆栈内部以及内存和逻辑之间的数据提供了宽通道。基于hbm的封装将内存堆叠在彼此之上，并使用tsv将它们连接起来，以创建更多的I/ o和带宽。
HBM是JEDEC的一个标准，在封装上垂直集成了多层DRAM组件以及应用处理器、GPU和SoC。HBM主要在高端服务器和网络芯片的2.5D包中实现;现在，它已经转向HBM2技术，以解决原始HBM版本的容量和时钟速率限制。
基于hbm的封装将内存芯片堆叠在彼此之上，并使用tsv将它们连接起来，以创建更多的I/ o和带宽。来源:SK Hynix.
插入器
它是一种用于多芯片芯片或电路板的导管，用于在封装中传递电信号。插入器是在一个插座或连接到另一个插座之间的电接口路由;它要么将信号扩展到更宽的音高，要么将连接到板上不同的插座上。
插入器可由硅和有机材料制成，充当多个模具、模具和电路板之间的桥梁。硅插入器是一项成熟的技术，由于其更高的细间距I/O密度和TSV形成能力，在2.5D和3D IC芯片封装中发挥着关键作用。
此图显示了系统分区插入程序的典型实现。来源:Yole开发署
再分配层(RDL)
再分布层是铜金属连接线或导线，电连接包的一部分与另一部分。rdl是由金属或聚合物介质材料层创建的，将模具堆叠在封装上，从而减轻大型芯片组的I/O间距。它们已经成为2.5D和3D封装解决方案的组成部分，为通过插入器连接的芯片之间提供通信。
这些图显示了使用重分发层的集成包。来源:富士通
Through silicon via (TSV)
tsv是2.5D和3D封装解决方案的关键技术，它提供了一种垂直连接，通过模具的硅片。它以晶圆的形式制造，并充满了铜。TSV是一种贯穿整个芯片厚度的电气连接，它创造了从芯片一侧到另一侧的最短路径。
从晶圆的正面刻蚀小孔到一定的深度，然后通过沉积一种导电材料(通常是铜)将它们隔离并填充。晶片制作完成后，从背面减薄晶片，露出晶片背面的通孔和沉积的金属，完成TSV互连。
在TSV封装中，DRAM芯片被磨碎、刺穿并与电极连接。来源:三星电子
这篇文章最初发表于经济日报．
马吉德艾哈迈德作为EDN的总编辑，他报道电子设计行业已有20多年的历史。
相关文章:
