用简单的布局规则解决PCB开关噪声

文章：Bonnie Baker

虽然已经有一段时间了，但我仍然会访问PCB设计和故障排除的基础知识。很容易产生不需要的信号，这些信号会突然在整个电路板上跳动。这种获得的噪声归结为建立电容器的基本原理。对。你不必购买和花费额外的钱在这些不需要的，寄生的部分。您只需将两个轨迹或金属项彼此靠近，然后再进行预处理，就可以产生可能的外部或外部电路噪声。

当具有高阻抗终止的PCB迹线旁边的PCB迹线旁边发生信号耦合问题，其具有快速变化的电压，例如数字或时钟信号。它只需要两个痕迹来构建这种易于构造的PCB电容。并且这种噪声的原因是诸如数字电平移位的高速信号，随着时间的推移和高阻抗迹线的电压快速变化。

图1绘制两条PCB线路图；0.003 mm或“d”是迹线之间的距离，“L”是相邻长度。

图1使用PCB迹线厚度（w）、距离（d）和长度（L）尺寸确定两条迹线之间的电容。资料来源：德州仪器

空气的介电常数（e_o）和介电常数_R-这取决于玻璃编织风格、厚度、树脂含量和痕迹周围基底涂层的铜箔粗糙度，为您的新电容器提供最终配方。

这种类型的PCB电容器的案例如下所示，如示例1所示：

L=1英寸或25.4毫米

d = 0.2 mm

w=0.003毫米

E_o= 8.85 x 10^-12F/m

E_R= 4.8（FR4 PCB材料）

新电容器如下式1所示： 这种电容值似乎很小，但让我们看看数字和模拟信号后果。

外在的跟踪电容噪声

当一条记录道有数字时钟信号时，该信号以电流而不是电压的形式耦合到其他记录道。关键的时钟特性是记录道的数字信号具有快速的上升和下降时间。另一个条件是接收迹线具有高阻抗终端，例如缓冲器配置中放大器的输入(图2).

图2如果电压CLK记录道上的上升和下降时间的电压随时间快速变化，则信号在第二条记录道上显示为电流尖峰。保护迹线会破坏电场并减弱耦合现象。资料来源：德克萨斯仪器公司

第二道电流尖峰的大小取决于道间电容和第二道端接电阻的大小。

以示例1为例，向示例2前进一步：

R_在里面= 10¹³W（运算放大器输入阻抗）

C = 0.0162 x 10^-12法拉（PCB电容）

^V/^t=（3.3x0.8V）/230PS=11.5x10⁹V/秒（100 MHz时钟）

运算放大器输出端的峰值电压如下式2所示：

运算放大器输入的1.86 GV超速档过大。看来电路在到达时就死了。然而，有一些设计技术，我们可以使用，使这个电路回到生活。

如何使电路恢复生机

让我们将一些氧气带回这个系统。尝试有两种策略：增加迹线之间的距离并添加接地后的轨迹。实际解决方案是将迹线与彼此分开。由于迹线之间的临界距离（d）位于等式1的分母中，因此电容将成反比地减小。

第二策略是在两个原始迹线之间放置额外的接地轨迹。如果您在这两个迹线之间放置保护轨迹，则对电子字段有中断。通常，有足够的破坏来衰减整个外本噪音效应。

在设计下一个PCB时，深入了解基本知识是不会有任何伤害的。本博客讨论了来自相邻PCB记录道的无意外部噪声。拿出你的铅笔和纸，量化潜在的噪音源。

这篇文章最初发表在行星模拟.

邦妮·贝克是一种经验丰富的模拟，混合信号和信号链专业和电子工程师。贝克在行业出版物中发表并撰写了数百个技术文章和博客。她也是这本书的作者“Baker的已：数字设计师的真实模拟解决方案“以及其他几本书的同志。