如何阻止天线效应破坏你的电路

文章作者:马克·沃勒

在集成电路(ICs)的制造过程中存在一个核心问题，除非由布局设计师精心管理，否则电路在制造过程中就会被破坏。

集成电路采用迭代堆积工艺;许多层不同的材料被沉积在硅衬底上，形成电路的器件和导线。每一次迭代都沉积一层薄薄的新材料，然后通过掩蔽和蚀刻去除多余的材料，留下所需的图案。在大多数现代工艺中，蚀刻是用等离子蚀刻工艺完成的。

硅晶片被放置在接近真空的环境中，气体蚀刻剂(通常是氟化合物)被引入腔内。通过射频辐射激发原子，气体被激发并变成等离子体。等离子体产生“自由基”，这是一种缺乏价电子的高度活性化合物。所述真空室还包括电极;接地电极与被蚀刻晶片相连。在电极上施加交替电势，离子流将自由基推到晶圆片表面。自由基与表面物质发生反应，把它腐蚀掉。

图1等离子体蚀刻有利于高度定向的过程。来源:Pulsic

与湿法蚀刻相比，等离子体蚀刻的一个主要优点是能够得到高度定向(各向异性)的蚀刻过程。在晶圆的表面可以蚀刻出边缘接近垂直的深沟槽，从而形成现代集成电路的精细结构。

等离子蚀刻的问题是，它可以破坏正在构建的集成电路的设备。在等离子体中形成的离子将电荷转移到被蚀刻的晶圆上。随着电路层的建立，有一种情况，长金属轨道只连接到场效应晶体管的栅极。这些长径迹从等离子体中收集电荷，这些电荷无法通过栅氧化层“逃逸”到衬底。氧化层通常只有几个分子厚，如果有足够的电荷，薄的氧化层分解，破坏甚至完全破坏MOSFET。

图2集成电路中电荷的积累导致了天线效应。来源:Pulsic

这种电荷的积累通常被称为天线效应，这令人误解。在模拟设计中，我们不仅担心天线效应导致设备完全失效，还担心它对设备匹配的影响。在电流镜和差动对中仔细匹配的器件，如果其中一个器件在制造过程中轻微损坏，就可能产生不平衡。

IC上的每个连接将一个设备的扩散触点连接到另一个设备的门上。在现实中，多个扩散接触往往连接多个门，但问题是相同的。在制造过程中，如果金属线的一部分连接到栅极，但不是扩散接触，这种“浮动”金属从等离子体收集电荷。天线效应的制造规则通常表示为浮动金属电荷收集面积与栅极面积的比值。更大的电荷收集区域将允许更大的电荷收集在栅极上，使氧化物更有可能击穿。

为了防止天线效应破坏你的电路，你需要减少漂浮的金属/栅极面积比，或者在电荷积聚并造成损坏之前，给它一个安全的方式来消散到地面。

为了减少浮动金属/闸门面积比，布局设计师必须改变路由，以便每个连接的最高部分接近闸门。这将意味着在漂浮金属的面积变得太大之前，与扩散接触有一个完整的连接。有时，这可以通过完成与最高金属层上的栅极的连接来自然完成，有时有必要在连接中添加跳线轨道。

图3跳线者打破靠近栅极的长轨道，以减少电荷积累。来源:Pulsic

跳线打破了靠近门的长轨道，减少了在制造过程中积累的电荷低于安全极限。跳线的构造使长轨道只有在连接到扩散接触时才连接到栅极，然后允许电荷通过扩散扩散到衬底。跳线可以用来有效地控制天线问题，但通过在布局中添加大量额外的通道和小块电线，使路由复杂化。

图4另一种解决方案是在栅极附近使用一个反向连接的二极管，以安全地消散电荷。来源:Pulsic

另一种解决方案是在门附近放置一个反向连接的二极管。在制造过程中，二极管允许电荷安全地消散到衬底上，而不是减少天线效应。为了简化这一过程，一些晶体管pcell可以选择在布局中的每个栅极上添加一个二极管。二极管是防止天线效应损坏的一种非常有效的方法，但在电路中插入二极管的缺点是增加额外的电容，影响电路性能和增加面积。

与模拟布局的许多方面一样，没有“正确的方法”来控制天线效果。布局设计师必须在每种情况下权衡利弊。

这篇文章最初发表于地球上模拟．

1996年，他在Zuken Redac开始了他的EDA职业生涯，担任软件工程师，马克沃勒2000年共同创立Pulsic，并担任研发副总裁超过15年。作为一名高中物理教师的职业中断，沃勒现在回到了Pulsic，并领导了Animate产品线的用户实现。