用新的软件和IP拖放基于处理器的FPGA设计

文章：Nitin Dahad

为了利用FPGA在更复杂的系统中的并行处理能力，FPGA开发人员需要能够用处理器，相关的知识产权（IP）和软件来实现设计，而无需详细的RTL知识或专业知识。万博投注网址

为了解决这种需求，莱迪思半导体已经推出了一种新的设计环境，以赋予任何技能级别的开发人员使用拖放图形用户界面快速设计基于格式FPGA的应用程序，以便容易地组装来自包括RISC的IP库的组件V处理器核心和许多外围设备。它的'Propel Design Environment - 它结合了两种工具，格式Propel Builder（针对IP系统集成）和格子Propel SDK（用于应用软件开发） - 为服务通信，计算，工业，汽车和消费市场提供的开发人员自动化应用程序开发。

格子推进设计环境包括基于GUI的构建器和SDK（图片：格子半导体）

Design Software Propel Builder是一个由一整套GUI和命令行工具支持的系统IP集成环境。它为客户提供了访问经常更新的IP服务器，允许开发人员在几分钟内在基于格子FPGA的设计上实现新的IP。万博投注网址发射开始，服务器目前提供八个处理器和外设IP内核，包括RISC-V RV32i兼容的处理器核心。格子表示，它是SRAM和基于闪存的FPGA的第一个供应商，在简单的拖放系统生成器环境中提供对RISC-V技术的访问。

对于新手FPGA开发人员，可以将来自格子​​IP库的IP块拖到其设计中;万博投注网址然后该工具自动化设计布局以包含新IP。对于Veteran开发人员，Propel还支持更多粒度设计优化的脚本级编辑，或者快速更新现有设计，以将其移植到未来的格子FPGA供电系统。万博投注网址为简化IP的连接和管理更复杂的系统中，通过Propel Builder可用的IP核心与AMBA片上互连规范兼容。

Propel Builder中的拖放用户界面可以由新手以及经验丰富的FPGA开发人员使用（图片：格子半导体）

对于在P万博投注网址ropel设计环境中实现的设计，格子Propel SDK可以在最终系统硬件可用之前开始软件开发。Propel SDK包括行业标准的软件开发工具，软件库和开发板支持包，因此开发人员可以快速轻松地构建，编译，分析和调试其应用软件。

Lattice表示，Propel设计环境支持RISC-V等开放标准，使客户能够利用强大的处理器IP生态系统，而无需锁定为专有技术和标准。当结合FPGA的重新编程性时，Propel使现有硬件和软件升级为支持新兴技术趋势和行业标准，如平台固件弹性。

在启动时，Propel支持Lattice MachXO3D FPGA，用于安全系统控制，并将在未来添加对其他FPGA的其他FPGA和智能视觉应用。