家»市场新闻»下变频压控振荡器频率有助于改善相位噪声

下变频压控振荡器频率有助于改善相位噪声

文章作者:DEAN BANERJEE, MOHAN RUDRAPPA, UDAY MEDA和AJEET PAL

推动性能前沿的应用需要更好的相位噪声，即使它转换为更多的组件和复杂性。

相位噪声是锁相环(PLL)合成器应用中的一个关键参数。例如，在雷达中，低偏移频率下的相位噪声转化为辨别两个靠近的物体的能力。为了实现低信噪比，数据转换器时钟应用也需要低相位噪声。对于接收机来说，相位噪声有助于检测弱信号。对于测试设备，相位噪声有助于低噪声信号的测量。

推动性能前沿的应用需要更好的相位噪声，即使它转换为更多的组件和复杂性。一些改善阶段噪声的尝试涉及使用乘数的固定频率源，并且以频率覆盖率降低和降级VCO频率的牺牲等窄带电压控制振荡器（VCO）。在本文中，我们将讨论沿着降级PLL的VCO频率的方法，并比较这种方法的模拟结果免于实际测量。

锁相环理论基础

在解释如何降低信号之前，让我们回顾一些PLL理论的基础知识。可以使用PLL从稳定源生成一系列频率。图1展示了PLL的传统架构。

图1框图显示了传统的锁相环架构。来源:德州仪器公司

相位噪声在锁相环可以有一个戏剧性的影响指标，如接收机灵敏度，误码率和信噪比。影响相位噪声的一个关键参数是由方程1计算的反馈分频值N:

压控振荡器频率f_VCO，除以相位检测器频率f_PD，将产生N, N乘以锁相环的分频器和电荷泵。如果你可以降低这个值，你也可以降低噪声性能。理论上，可以将N减少2倍而不增加f_PD，相位噪声提高到6分贝。如果f翻倍，N减少2倍_PD，PLL 1 / F噪声不会改善，但PLL噪声改善为3 dB。在任何一种情况下，还原N都有利于相位噪声。

然而，有几个因素限制了你可以减少多少N:

f的最大值_PD是有限的;限制f的一个因素_PD输入频率是f_osc.。一般来说,f_PD不能大于f_osc.除非有一个乘数。许多设备都有一个非常有用的x2乘法器，但是比这个更大的除法器通常会增加更多的噪声，而不是由更低的n所实现的改进，除了受f的限制_osc.， f的最大值_PD由于电荷泵的结构，通常被限制在几百兆赫。
n的最小值可能有限。对于更高频率的PLL，N旨在以非常高的频率运行，这需要预分频器可以将限制限制为最小n。此外，如果n支持分数值，则该分数电路可以对N进行额外的限制。

下变频以获得更好的相位噪声

图2展示了一种可以减少N而不增加f的方法_PD通过添加一个稳定且非常低的噪声频率，f_混合。

图2下转换架构可以帮助实现更好的噪声阶段。资料来源：德州仪器

式2表示简化后的N为:

公式3显示了这种架构下环路带宽内理论PLL相位噪声的改善:

环路增益常数将影响环路动力学，如公式4所定义:

当环路增益发生显著变化时，环路带宽也会发生变化，要么导致环路不稳定，要么导致环路带宽变宽且峰值程度高。电荷泵增益K_PD将保持循环增益相对常量，因此循环过滤器重新设计也是如此。

图3.显示了理论分析，忽略了混合器和局部振荡器的噪声，用于混合和PLL的任何实际限制。此示例中的默认曲线是lmx2820宽带射频合成器。设备展示了200-MHz F._PD和9-GHz输出频率，因此为45.增加_PD曲线是为了理论上增加f_PD9 GHz。

图3.理论分析显示从45到1中的PLL N减少来源：德州仪器

下转换曲线显示了当使用图2中所示的架构使用无噪音8.8-GHz输出和混合器到0.2GHz混合到0.2GHz时的理论相位噪声。对于这些模拟，重新设计环路过滤器保持类似的循环带宽。

当f_PD增加45倍，锁相环噪声平台改善，但锁相环1/f噪声没有。它在相位噪声方面仍然有很好的改善，但当输出向下转换时，相位噪声性能会大大提高。

在默认设置中的相位噪声测量

对下转换的理论分析显示了有希望的结果，但实际测量是有保证的。因此，在使用基于lmx2820的评估板进行测试时，使用了图3中的结果，条件如图4.和表格1。

图4.设计示例显示了一个传统的锁相环设置。资料来源：德州仪器

象征	范围	价值	单位
F_VCO	VCO频率	9000年	MHz.
F_PD	相位侦测器频率	200	MHz.
F_osc.	输入频率	One hundred.	MHz.
K._VCO	VCO获得	151.	MHz / V.
N	反馈分频器的价值	45.	N/A
VCO_帽	VCO输入电容	70	pF
BW.	环路带宽	443	千赫
φ	阶段保证金	58.6	de
γ	γ	6.50	N/A
T3 / T1.	极r =比率	2.77	％

表格1给出了环路滤波器参数，并进行了实际测量。资料来源：德州仪器

我们在模拟中加入了100兆赫兹振荡器的相位噪声。图5.比较测量和模拟值。虽然似乎模拟中的漏洞相位噪声有点截断，但近距离相位噪声显示了密切的协议，表明PLL噪声在环路带宽内的相位噪声占据主导，即使超过1MHz偏移。

图5.图形表示比较了测量和模拟值。资料来源：德州仪器

由于锁相环噪声是控制闭锁相位噪声的主要因素，因此通过减少n来提高锁相环噪声有很大的潜在好处_PD使用X2输入乘数已最大限度地已最大限度为200 MHz。尽管LMX2820芯片确实具有更高输入的乘数值，但是使用这些较高乘法器的使用增加了比减少的n所获得的更多噪声;因此，X2输入乘法器是这种情况下的最佳选择。

通过下转换测量测量

与f_PD下一种提高相位噪声的方法是通过下变频来减小N。这个设计任务需要一个干净的源，通常是一个固定频率的晶体，或者是这个晶体的倍数版本。不过，为了方便起见，我们使用了信号发生器。图6.和表2显示设置条件。

图6.这就是下变频架构的设置。资料来源：德州仪器

象征	范围	价值	单位
F_VCO	VCO频率	9000年	MHz.
F_PD	相位侦测器频率	200	MHz.
F_osc.	输入频率	One hundred.	MHz.
K._VCO	VCO获得	151.	MHz / V.
N	反馈分频器的价值	1	N/A
VCO_帽	VCO输入电容	70	pF
BW.	环路带宽	1558年	千赫
φ	阶段保证金	66.4	de
γ	γ	3.1	N/A

表2循环过滤器参数显示为下转换后的架构。资料来源：德州仪器

图7.给出了由单独的下变频输入引脚组成的LMX2820芯片的测量结果和仿真结果。为了模拟目的，从整个噪声剖面中减去38.9 dB，将本振器(在这种情况下是信号发生器)的相位噪声从8.8 GHz降至100 MHz。如果混频器有一个显著的噪声剖面，你可以缩小它在相同的方式。在这种情况下，无源混频器的噪声远低于系统中的其他噪声源。