MRAM技术：从空间应用到统一缓存？

文章：Sebastien Cout和Gouri Sankar Kar，IMEC

磁电阻随机存取存储器（MRAM）是一种非易失性存储器技术，其依赖于两个铁磁层的（相对）磁化状态以存储二进制信息。整个年内，出现了不同的MRAM记忆的口味，使MRAM对缓存应用和内存计算越来越有趣。

在本文中，我们讨论了各种MRAM家族成员（包括自旋转移转矩（STT）、自旋轨道转矩（SOT）、电压控制（VCMA-和VG-SOT）和畴壁MRAM）面临的挑战和前景他们强调了imec的主要作用，即开发CMOS兼容300毫米平台，将这些MRAM技术提升到一个新的水平。

改变内存景观

内存是电子系统中的关键组件之一，它满足多种需求——从数据存储到缓存、缓冲，以及最近的（内存中）计算。几十年来，内存环境一直没有改变，从缓存到存储都有一个清晰的层次结构。靠近中央处理器（CPU），快速、易失性嵌入式静态随机存取存储器（SRAM）是主要的存储器。芯片上还有高级缓存，主要采用SRAM或嵌入式动态随机存取存储器（DRAM）技术制造。远离CPU的芯片外，您将主要找到用于工作存储器的DRAM芯片、用于存储的非易失性NAND闪存芯片以及用于长期存档应用的磁带。一般来说，距离CPU较远的内存更便宜、速度较慢、密度更大、易失性更小。

尽管内存密度有了很大的提高，但所有这些内存都在努力跟上逻辑芯片不断提高的性能和巨大的数据增长率。这推动了独立应用程序和嵌入式应用程序对替代内存技术的探索。新兴选项包括用于缓存级应用的新技术、改进DRAM设备的新方法、填补DRAM和NAND技术之间差距的新兴存储类存储器、改进3D-NAND存储设备和存档类型应用的解决方案。其中一种新兴存储器是磁阻随机存取存储器（MRAM）。

MRAM研究的早期研究：从实验室到空间......

传统存储器如DRAM和NAND Flash利用电荷来存储二进制数据(0或1)，而MRAM利用铁磁层的集体磁化状态。它的核心元件是一个磁隧道结(MTJ)，其中一个薄的介电层夹在磁性固定层和磁性自由层之间。存储单元的写入是通过切换自由铁磁层(MRAM位单元的“存储”层)的磁化来完成的。为了读取，通过电流通过结来测量MTJ的磁电阻。隧道磁阻(TMR)可能高或低，取决于自由层和固定层磁化的相对方向(即平行或反平行，因此是1或0)。

MRAM肯定不是一种新技术：其发展损失了几十年。在磁场驱动的切换上依赖于磁场驱动切换的第一实施方式（例如切换模式MRAM），其中施加外部磁场以切换并写入存储器位小区。通过通过Cu线传递电流来产生该字段。它是一种很好的工程，但磁场引起的切换不伸展到较小的尺寸 - 随着达到所需场所需的电流随着电流线的尺寸的减小而增加。该技术永远不会启用高密度MRAM应用，因此仅限于少数利基应用，例如空间 - 它仍在使用它。在太空应用中，磁场驱动技术的巨大优势可以充分利用：它非常稳定可靠，可在辐射恶劣环境中运行。

多年来，人们提出了新的书写技术的方法——包括热辅助开关——但到目前为止没有任何巨大的商业成功。

......和（利基）市场

大约20年前，随着自旋转移扭矩MRAM (STT-MRAM)的发明，MRAM向商业化迈出了重要的一步。与传统的MRAM不同，STT-MRAM使用电流来诱导自由磁层的开关。通过电流通过固定的磁性层，可以产生自旋极化电流——它有更多的自旋向上或自旋向下的电子。如果这个自旋极化电流被定向到自由铁磁层，角动量可以转移到这个层(“自旋转移转矩”)，从而改变其磁性方向。

第二个突破来自材料方面，铁磁CoFeB被引入作为固定和自由磁层的材料，MgO作为介质阻挡层。使用这些材料提高了设备的效率，主要是在更高的隧道磁电阻方面。经过多年的研究，第一个基于stt - mram的产品在2015年左右上市，首先作为DRAM和固态硬盘(SSD)的非易失性缓冲，后来作为嵌入式Flash的替代品。从那时起，主要的铸造厂和工具供应商一直在(嵌入式)STT-MRAM上投入大量的研发资源。

STT-MRAM替换SRAM缓存存储器?

高速缓存内存通常是一种非常小的内存类型，它驻留在处理器附近，以便快速访问数据。这种类型的内存通常被组织为不同缓存级别的层次结构。高速缓存存储器的作用通常由高速的、易失的SRAM来填补。多年来，SRAM位单元(通常由6个晶体管组成)一直在缩小规模，以增加内存密度，从而提高高速缓存的容量。但在10nm技术节点之下，SRAM的扩展变得非常具有挑战性，这是由于内存处于非活动状态(泄漏)时功耗增加和可靠性问题。

在整个多年的MRAM研究中，STT-MRAM已提出作为缓存SRAM的有希望的替代方案 - 这是一个允许STT-MRAM突破利基市场的演变。它本质上是非挥发性的，这意味着它即使系统关闭时也会保留数据。这有效地解决了SRAM存储器“泄漏”能量时的问题。STT-MRAM存储器单元也比SRAM细胞小得多。

在2018年IEEE IEDM会议上，imec展示了在5nm技术节点引入STT-MRAM作为最后一级（L3）缓存的可行性[1]基于设计技术协同优化和硅验证模型的分析表明，STT-MRAM可以满足高性能计算领域中末级缓存的性能要求。此外，STT-MRAM单元仅占SRAM宏的43,3%，并且发现STT-MRAM与comp相比更节能适用于高密度存储单元的SRAM。

不幸的是，该技术证明扩展运行进入更快，较低级别的缓存（L1 / L2）。首先，写入过程仍然相对效率低，与SRAM相比，对切换速度的固有限制（不超过5ns）。其次，速度增益需要增加流过MTJ的电流，因此通过薄的介电屏障。这施加了严重的应力并导致装置的耐久性降低。这些可靠性与快速切换速度的增加的能量相结合，使STT-MRAM存储器不符合L1 / L2缓存操作 - 这将需要子NS​​切换速度。

因此，半导体行业正在寻找解决这些问题的方法，导致新的MRAM口味。它们都依赖于读取位单元的相同机制（即，通过测量TMR），但在存储器单元的写入方式中不同。根据写入机制，这些新的味道（下面讨论）在这些度量中的至少一个中更好地执行：可靠性，速度，功率和/或区域消耗。

除了探索建筑和材料方面的创新外，通过开发基于CMOS兼容的300mm的集成流动，IMEC使这些MRAM口味制造友好的主要作用。团队的重点是在具有垂直磁化的MRAM型器件上，由于与面内磁化技术相比，它具有更好的缩放电位。

SOT-MRAM：可靠，快速，能量友好，但大

从结构角度来看，STT-和自旋轨道扭矩(SOT)- mram器件的主要区别在于当前的注入几何形状。在STT-MRAM设备中，写入内存所需的电流垂直注入到MTJ中。对于SOT- mram，电流注入是在平面内进行的，在相邻的SOT层中——通常是重金属层。在物理学术语中，自由层的转换现在依赖于轨道角动量从重金属的电子转移到磁存储层-进一步借助于霍尔效应和Rashba相互作用。的主要优势?由于目前的注入几何形状，读写路径现在是解耦的，显著提高了设备的耐久性和读取稳定性。它还消除了在STT-MRAM设备中固有的开关延迟。

虽然SOT-MRAM器件的运行已经在实验室中得到验证，但imec在2018年首次展示了使用cmos兼容工艺在300mm晶圆上全面集成SOT-MRAM器件模块。这也使得研究小组能够比较在同一个300mm晶圆上制造的器件的SOT和STT切换行为。虽然STT-MRAM操作期间的切换速度被限制在5ns，但SOT-MRAM操作期间证明了可靠的切换速度降至210ps。SOT-MRAM装置表现出了出色的耐久性(>5×10¹⁰)，运行功率低至300pJ。在这些器件中，磁隧道结由SOT/CoFeB/MgO/CoFeB/SAF垂直磁化堆栈组成，SOT层使用β相钨(W)。［2］

在VLSI 2019年，该团队提出了一个关键创新，允许进一步提高SOT-MRAM器件的可制造性：无现场切换操作，以消除写入操作期间对外部磁场的需要[3]。需要磁场来破坏对称性并确保确定性磁化切换。到目前为止，这一领域被外部诱发，介绍了SOT-MRAM器件的实际使用的主要障碍。IMEC的解决方案在于将用于塑造SOT层的硬掩码中的Ferromagnet嵌入。利用该铁磁体，在磁隧道结的自由层上诱导一个小的均匀面内场。在保留SOT-MRAM设备的子NS写入时，该方法被证明可靠。此外，它还允许单独优化磁隧道结的性质和无场切换的条件。

对可制造性的另一个担忧涉及热预算：用于处理磁性层的热预算必须与整体制造流兼容。在VLSI 2021，IMEC通过使用新的自由层的新设计展示了一条后端 - 线路（BEOL）兼容的SOT设备，这提供了更大的灵活性来增加存储器的保留时间[4]。

虽然这些结果打开了在最低缓存级别解决SRAM替换的路径，但SOT-MRAM仍然存在一个主要缺点：面积消耗。STT-MRAM具有柱状结构，是一种双端设备，而SOT-MRAM是一种三端设备——将两个晶体管合并到一个单元和一个相对较大的选择晶体管中（以适应写入设备所需的相对较大的电流）。因此，需要在密度缩放方面进行创新，使其成为低级别缓存应用中SRAM的真正竞争对手。

VCMA-MRAM：超低功率的冠军

电压控制的MRAM操作已被探索为进一步降低STT-MRAM的功耗的方法。在写入STT-MRAM存储器单元时，通过电流，电压控制的磁各向异性（VCMA）-MRAM使用电场（因此，电压）来进行其写入操作 - 这远远较低。需要两个基本组件以将自由层从并联状态（或反之亦然）切换到反平行状态（反之亦然）：电场（隧道屏障）以去除能量屏障，以及在线外部实际VCMA切换的磁场。

尽管在功耗方面很有前景，但这种MRAM的典型缺点是写速度相对较慢。慢写操作与VCMA-MRAM器件的单极特性有关:从并行状态过渡到反并行(P-AP)状态需要相同的写脉冲极性，就像从反并行状态切换到并行(AP-P)状态一样。因此，内存单元在写入之前需要“预读”以知道它的状态——这一顺序会显著降低写入操作的速度。

2020年，imec引入了一种独特的确定性VCMA写入概念，避免了预读取的需要：通过在能量势垒中创建偏移量，为a-AP和AP-P转换引入了不同的阈值电压。该偏移通过实施小（例如5mT）偏移磁场（B）来实现_z,滚开）在VCMA堆栈设计中。[5]

作为第二个改进，imec在磁隧道结的顶部嵌入了一个磁硬掩模。这消除了在VCMA切换过程中对外部磁场的需要，在不降低性能的情况下提高了器件的可制造性。[5]

使用IMEC的300mm最先进的技术基础设施制造所得装置，证明了与CMOS技术的兼容性。可靠的1.1GHz（或NS-Scale Speed）仅使用20FJ写入能量进行了外部磁场 - 无磁场VCMA切换。高隧道磁阻246％，耐久性超过10¹⁰已经取得了。这些改进使VCMA-MRAM性能超越STT-MRAM操作，使该设备成为高性能、超低功耗和高密度存储应用的理想候选设备。

其中一个主要的挑战与增加VCMA效应的幅度有关。利用当前的材料集，只能切换低保留（天至周）自由层。切换高保留自由层需要更高的VCMA效果，仍可呼吁材料突破。在IMEC的已建立的300mm VCMA-MRAM平台上积极追求该领域。

VG-SOT承诺拥有一切

最近，人们提出了一种结合了VCMA和SOT效应优点的新的书写方案:电压门辅助自旋轨道转矩MRAM器件(gg -SOT MRAM)。在这样的器件中，SOT效应再次负责自由层的切换。但是VCMA顶门现在帮助它的操作，作为MTJ选择器。选择是通过施加电压来完成的，这随后改变了自由层的稳定性，从而改变了它的保留。有了这个概念，我们现在可以想到一个多柱细胞结构(在一个共同的SOT线上有多个MTJ柱)，由一个VCMA顶栅选择写入哪一个。这一概念有望解决传统SOT技术的密度限制，这要求每个比特单元有一个较大的选择器。此外，就像传统的SOT一样，VG-SOT能够在子ns范围内实现快速切换。VG-SOT因此拥有在任何类型的缓存中都能发挥作用的所有特性，有望实现真正统一的缓存内存。

但是工业领养的道路是漫长的道路。该设备是复杂的，并且需要对其在多支柱结构中的完整功能进行说明。IMEC正在采取逐步走向这一目标。使用垂直MTJ构建块，可以在300mm晶片上成功地证明单个3终端设备上的VG-SOT概念。IMEC现在正在努力证明具有CMOS兼容的工艺步骤的多支柱器件结构的全功能。

VG-SOT设备的概念降低了SOT和VCMA的材料性能要求，与独立的同类产品相比。不过，要想提高设备的效率，还需要在材料方面进行创新。为降低SOT层的能量消耗，正在探索具有更高自旋-轨道转移效应的新材料。此外，还在寻找VCMA系数较大的材料。这个系数决定了当电压被施加时你改变多少保持。此外，为了进一步改进TMR读出，对MTJ堆栈中MgO的替代方案进行基础研究具有重要意义。

（VG-）SOT MRAM在模拟内存计算中的潜力

VCMA辅助多柱SOT-MRAM也被认为是实现模拟内存计算的多级深度神经网络权值的有趣候选。

深度学习是机器学习的一个子集，人工神经网络——受人脑启发的算法——从大量数据中学习。神经网络包含一系列将变换应用于输入数据的隐藏层。正是在这些隐藏层的节点内应用权重，网络内可学习的参数用于转换输入数据。模拟内存计算是实现神经网络权值的一种很有前途的体系结构解决方案。为此，正在探索不同类型的存储器，包括具有大电阻值的低功耗、非易失性电阻存储器。

SOT-MRAM承诺履行这些要求。由于单独的写入和读取路径，可以增加MTJ堆栈的电阻而不会影响写入路径。这样，可以获得非常大的电阻 - 并且可以获得通过隧道结的非常低的电流。使用多支柱SOT-MRAM结构时，现在可以概括来自不同MTJ支柱的电流（实际的内存计算）。该整体电流产生的模拟信号，用作输入信号的权重。随着来自不同SOT-MRAM细胞的单个电流足够低，最终的附加电流仍然是可行的。

在2021年的超大规模集成电路(VLSI)上，imec将首次证明使用多柱SOT-MRAMs(选择性vcma辅助写入)实现多层次深度神经网络权值的可行性。在实验中，在一个SOT轨道上有四个支柱的设备被用来实现九级重量。［6］

前景:畴壁设备

从长远来看，imec探索了MRAM设备的其他更奇特的实现，这些实现承诺了更高密度的MRAM位单元:域壁设备。在这些设备中，输入信息被编码在磁畴壁中，磁畴壁是将磁化强度不同的区域分开的界面。该装置是利用畴壁沿磁道的运动来操作的。这种运动可以通过自旋轨道力矩来控制。在这种结构中，并非每个位单元都需要一个读出传感器，因为域壁本身可以路由到读出单元，而读出单元只安装在几个选定的位置。因此，可以实现有限数量的读出，从而允许显著增加内存密度。

到目前为止，由于造成的完整功能域 - 墙壁设备无法通过实验证明缺乏电气手段读写它们在纳米尺度。IMEC首次可以展示完整的纳米级域壁装置（在300mm晶圆上制造），使用专门设计的垂直MTJS进行电读取和写入。本研究的结果最近在自然电子中描述了[7]。

除了高的内存密度之外，还有第二个优点，使用域壁装置进行存储器应用。域壁器件 - 以旋转扭矩大部分门的形式 - 也被认为是高性能逻辑应用的进一步选择。但是，你需要一个平台，逻辑和内存可以靠近。域 - 墙存储器可以在那里发挥大作用，因为您可以在相同的磁轨道上连接逻辑和内存。

结论

全年，出现了不同口味的MRAM存储器设备，交易写作速度，可靠性，功率和面积消耗。Depending on their specific characteristics, they target different applications, e.g., STT-MRAM for embedded Flash and last-level cache, SOT-MRAM for the lower-level cache memories, VCMA-MRAM for ultralow power applications, and, finally, VG-SOT MRAM as the ultimate unified cache memory, with interesting properties for in-memory computing as well.

近年来，IMEC与其伙伴在记忆中，通过开发生产的制造，CMOS兼容的制造工艺来证明符合这些MRAM类型的设备的追踪。将这些探索设备带入下一级，IMEC邀请大学，研究机构和材料和设备供应商在这些下一代内存技术上进行协作。

想知道更多？

[1]“将STT-MRAM的启用为5NM节点的高性能计算域的最后一级缓存”，S. Sakhare等，2018年IEEE IEDM;

[2]“SOT MRAM 300mm为低功率和超快嵌入存储器的集成”，K.Garello等，2018年VLSI Symposia;

[3]“免费开关SOT-MRAM的可制造300mm平台解决方案”，K.Garello等，2019年VLSI Symposia;

[4]“BEOL兼容的高保留垂直SOT-MRAM器件，用于SRAM替代和机器学习”，S. Couet等，2021 vlsi Symposia;

[5]“用于高性能和低功率应用的确定性和现场无电压控制MRAM”，Y.C.Wu等，2020 VLSI Symposia;

[6]“用于准确的模拟内存DNN推理的”多支柱SOT-MRAM“，J.Ovehenspeck等，2021 VLSI Symposia;

[7]“具有磁隧道结读写的纳米级域壁器件”，E。raymenants等人，自然电子，第4卷，PGS 392-398（2021）。

这篇文章最初发表于行星模拟．

Sebastien Couet.是IMEC的MRAM计划经理。

Gouri Sankar Kar.是imec的内存程序控制器。