设计者的任务：大型SoC设计中的ESD验证万博投注网址

文章作者：Dina Medhat

在大型片上系统(SoC)设计中，需要一个全面的静电放电(ES万博投注网址D)验证流程来验证拓扑结构和几何结构。

ESD验证已成为设计师社区一项具有挑战性但至关重要的任务。SoC级功率域和功率模式数量的急剧增加加剧了MOS晶体管在跨功率域ESD和电荷器件模型（CDM）应力下的栅氧化损伤风险。此外，在专用于低功耗多媒体应用的亚微米工艺节点中，减少了保护扣回结构的ESD电压设计窗口。移动应用，如手机、GPS应用和平板电脑，需要稳健的低功耗设计策略，以减少泄漏电流并延长电池寿命。

在实践中，静态和动态功率降低是通过使用功率选通和动态电压调整技术实现的，每个电路块具有不同的功率状态。控制ESD结构触发电压与受保护器件击穿电压的新型保护技术不断改进，以优化有源箝位的效率和面积之间的权衡。此外，完全耗尽绝缘体上硅（FD-SOI）技术是低功耗电路中块体CMOS工艺的一种有吸引力的替代方案，它引入了人体模型（HBM）和CDM保护方案，与块体CMOS保护方案略有不同。ESD验证解决方案不仅需要识别复杂的保护结构，还需要检查构成这些ESD保护单元的基本设备的最相关参数。

在电源感知设计流程中，设计的低功耗策略在数字知识产权(IP)和SoC组装阶段的统一功率流(UPF)文件中描述。ESD验证工具应该能够使用这些UPF文件作为输入，从电源状态表中捕获电源定义。然后，这些电压必须传播到内部电路(使用自动电压传播)，以识别跨越不同功率域的信号，并验证是否存在适当的保护。此外，用于HBM/CDM测试模型的ESD保护方案必须在模式模板中定义为SPICE模式，并由ESD验证工具进行验证。

*检查正确的ESD保护电路*

在识别并修复任何潜在问题，确保所有保护都到位后，下一步是使用智能逻辑感知物理ESD检查验证几何参数。例如，必须提取影响专用于ESD-HBM保护的ESD二极管瞬态响应的ESD二极管阳极到阴极间距，并与ESD规则手册中给出的最大值进行比较，以便识别芯片中不符合最大间距约束的任何不安全二极管。与传统的设计规则检查（DRC）方法相比，这种逻辑感知方法提供了许多好处：

与在整个设计上运行验证不同的是，只有模式识别引擎捕获的感兴趣的ESD设备会根据一组最小的类似DRC的约束进行检查，这样可以实现更快的运行时间。
不再需要通常手动插入布局以识别ESD区域的标记，这消除了人为错误或遗漏的风险。
检测到的错误通过逻辑信息（如二极管的名称和连接性，或I/O焊盘名称）报告，这在分析仅包括几何形状的DRC类报告时非常有用。

实施此类综合ESD流程的一种方法是使用自动化可靠性验证解决方案，在综合可靠的ESD分析框架内，推动ESD分析过程的所有步骤，从电源域定义到调试阶段。随着当今复杂设计的可靠性需求，设计师必须能够自信地根除并解决可靠性问题，以确保成功。万博投注网址