DDR4将在卫星行业启用新应用
文章：Rajan Bedi
DDR4将允许卫星行业提供高吞吐量的载吞地处理和增加的采集时间来实现新应用。
为了利用利润丰厚的市场机会，卫星运营商正试图通过提供超高分辨率图像，直播电流和板载AI等附加价值服务来分辨，以提取轨道内的洞察力以减少下行链路要求。预计高通量有效载荷的市场需求从2019年到2024年增加12倍，带宽增加到26,500 Gbps。
所有上述应用程序都会影响载板内存存储容量和速度。实时以及商店和前进的高通量有效载荷是基于GHz I / O率的FPGA，微处理器，宽带ADC和DAC。作为示例，1.5 GSP的12位ADC采样每秒生成18 GB的原始数据。一分钟压缩的SAR信息需要大约70 GB的存储空间。这些任务在I / O带宽，访问时间，功耗，物理尺寸和存储容量方面需要挑战当前的空间级存储解决方案。
一种典型的数字高吞吐量有效载荷的架构图1使用空间级FPGA或快速微处理器来执行车载处理。最新的超深亚微米，合格的FPGA通常包含大约30 MB的盘模内存器和CPU。基于此架构的电信，地球观测和科学有效载荷，计划使用Xilinx的XQRKU060，Microchip的Rtpolarfire或NaNoxplore的空间级FPGA，需要额外的快速片外存储器来存储由此类应用产生的大量数据。
图1这是数字高吞吐量有效载荷的架构。
通过压缩的实时处理和快速存储大带宽的存储，可以提供下一代高通量卫星服务。挑战是以足够的容量，速度和可靠性识别合适的空间级质量记忆。
最快和最大的半导体技术是SDRAM，其作为具有存储器内的存储基本分量的逻辑组件组织为逻辑组件，包括电容器和作为控制栅极的FET。每个单元格存储一位，下面示出了一个简单的4位存储器（图2.）。晶体管根据行上的电压打开或关闭，分别为其附接电容器。在所需的“字线”充电后，将切换列选择器以访问即将到来的读/写操作的所需电容。由于其自然放电，细胞必须定期刷新，涉及读取，然后重新编写数据。
图2.此图显示了SDRAM位单元和SDRAM芯片的组织。
SDRAM架构包括组织成一系列行和列的内存单元。要选择特定位，首先要解决所需的行，然后是特定列。一旦所需的行打开，就可以访问多个列，因此通过连续读/写突发提高速度并减少延迟。
为了增加单词尺寸，存储器具有多个阵列，这意味着当请求读/写访问时，存储器仅需要一个地址来从每个阵列访问1位。为了提高整体内存容量，银行被添加到SDRAM的内部结构，如图2所示。银行交织进一步提高了性能，每个都可以单独解决。
要执行读取或写入，首先必须由内存控制器发出的活动命令以激活所需的行和银行。一旦所需的操作完成，PRECHARGE命令将关闭一个或多个银行中的特定行。在前一个已关闭之前，无法打开一个新行。
使用其控制信号实现了SDRAM操作：芯片选择（CS），数据掩码（DQM），写使能（WE），行地址闪光灯（RAS）和列地址闪光灯（CAS），最后三个确定哪个命令是哪个命令已列出表格1。
表格1SDRAM命令真理表
自1992年发布以来，SDRAM已显着发展;初始版本是单数据速率（SDR）SDRAM，具有相同的内部时钟频率和I / O速率。SDR SDRAM只能在时钟周期中读取或写入一次，并且必须在开始下一个时等待完成当前操作。
双数据速率（DDR）SDRAM通过在两个时钟边缘传输数据，在不增加时钟频率的情况下实现更大的带宽，在不增加时钟频率的情况下加倍I / O传输速度。这是通过使用2完成的N-Prefetch架构，内部数据路径是外部总线宽度的两倍，允许内部频率为外部传输速度的一半。对于每个单个读取访问，将提取两个外部单词并为写操作而进行写入操作，两个外部数据字在内部组合并在一个周期中写入。DDR1是一种真正的源同步设计，其中数据使用双向数据频闪每时钟周期捕获两次数据。
DDR2 SDRAM运行外部总线两次作为DDR1快速，加倍I / O传输速率。这是通过使用4的实现实现的N-Prefetch缓冲区，其中内部数据路径是外部数据总线宽度的四倍。DDR2可以在DDR1的时钟频率的一半处运行，实现相同的传输速度，或以相同的速率，具有双倍信息带宽。
DDR3 SDRAM以DDR2快速运行外部总线，使用8时加倍I / O传输速率N- 预分化架构。与DDR2的4位相比，其内部数据路径的宽度为8位。DDR3可以在DDR2的时钟频率的一半处运行，实现相同的传输速度，或以相同的速率，具有双倍信息带宽。
表2.总结了目前可供卫星和航天器制造商可用的空间级SDRAM选项。
表2.电流，空间级SDRAM能力
为了提供下一代高吞吐量卫星服务，未来的有效载荷需要更快，更大容量，物理上更小和低功耗的板载存储。小卫星星座具有特定的尺寸和功率约束，OEM正在寻求更高的内存带宽来实现实时应用。
Teledyne-E2V刚刚发布了第一个Rad-宽容的DDR4 SDRAM用于空间应用。这DDR4T04G72是72位，4 GB（32 GB）内存，瞄准2400毫升/秒的I / O速度，有效带宽153.6 Gbps，ECC或172.8 Gbps没有。该装置包装在紧凑的15×20×1.92mm PBGA中，含有391个球，间距为0.8 mm，如图所示图3.。该部件可从-55到+ 125°C或-40到+ 105°C排序，并且引导版本可用于NASA级别1和ECSS类1资格。产品路线图包括一个释放8 GB（64 GB）版本的计划。
图3.radto-portant ddr4t04g72是4 GB DDR4存储器。来源：Teledyne-E2V.
在辐射硬度方面，DDR4T04G72具有指定的SEL阈值> 60.8 mev.cm2/ mg，seu和sefi阈值为8.19和2.6 mev.cm2/ mg分别为100 krad（si）的靶tid免疫。SDRAM是包含五个模具的MCM，其中四个，每次提供1GB（8 GB）的存储，512 MB x 16位，分为两个组，每个组合在两个银行。为了升高可靠性，创建了72位数据总线，包括64个数据和8位，用于错误检测和校正。该ECC功能在第五个模具中实现。该设备使用内部8N-Prefetch缓冲区以最大化高速操作，并提供可编程读取，写入和添加剂延迟。
DDR4的典型电源电压为1.2V和表3将DDR4T04G72与现有空间级SDRAM的典型功耗和物理大小进行比较。功耗高度依赖于特定设备架构，时钟频率，电源电压，执行的操作，部分的状态，例如，主动，预充电或读/写，每个状态所花费的时间，是否使用了银行交织，以及I / O电路实现，例如，终止。根据您的航空电子设备如何使用SDRAM，功耗可能会有很大差异。对于系统设计，重要的是要考虑如何访问存储器和驱动内存以相应地指定PDN和热解。DDR4还包括2.5V轨，VPP.，提供单词线提升以提高效率。
表3空间级SDRAM能力的比较
TDR4T04G72的IBIS，Spice，Thermal Models和Power-Experator电子表格可从Teledyne-E2V获得。还可以提供配置文件以在Vivado设计套件中生成DDR4控制器IP，当该部件与Xilinx的XQRKU060空间级FPGA配对时。
DDR4T04G72 DDR4 SDRAM还可以采购与罗布托，Quad，64位ARM皮层A72 CPU在1.8GHz上运行的小，单个基板测量44×26毫米（图4.）。目前还有一些讨论是否应提供带有铅或RoHS的无源的空间级模块。你偏好是什么？请将您的想法发送给我。
图4.您可以将Radtoporant QLS1046-4GB Quad Arm核心组合
DDR4T04G72 DDR4内存。来源：Teledyne-E2V.
DDR4将允许卫星行业提供高吞吐量的地板处理和增加的采集时间，实现新的地球观测，空间科学和电信应用。
DDR4T04G72首次允许卫星和航天器制造商能够利用过去六年来我们的商业表兄弟可用的大型内存带宽。与现有合格的DDR3 SDRAM相比，DDR4T04G72可与最新的空间级FPGA和微处理器一起使用：
- 内存带宽增加62％，电流转移速度加倍，
- 存储容量增加25％，
- 物理尺寸减少76％。
直到下个月，第一个告诉我SDRAM的能力和功耗与传统SRAM的能力和功耗将赢得一个人火箭科学家的课程世界旅游T恤。祝贺新加坡梅尔文，第一个回答我的谜语以前的帖子。
本文最初发布edn.。
Rajan Bedi博士是CEO和创始人spacechips.，设计和构建了一万博投注网址系列先进的L到Ku-Band，超高吞吐量处理器和用于电信，地球观察，导航，互联网和M2M / IOT卫星的转发器。SpaceChips的设计咨询服务开发定制卫星和航天器子系统，以及向客户提供如何使用和选择合适的组件，以及如何设计，测试，组装和制造空间电子产品。也可以联系Rajan推特。
相关文章：
