家»IC设计»CMOS耗尽模式技术具有许多优点

CMOS耗尽模式技术具有许多优点

文章：温林

耗尽模式CMOS电路的实现可能导致逻辑和内存中的许多优点。

传统上，耗尽MOSFET被归类为线性装置，因为源极和漏极之间的导通通道不能夹紧，因此对于数字切换而不合格。由Dawon Kahng博士制作了这种误解的种子，他发明了第一个耗尽MOSFET - 仅有三个终端 - 1959年。缺少基板中的反向偏置的PN结以夹住，不可能关闭传导当栅极控制电压在电源和地之间变化时，从栅极的三端耗尽MOSFET的通道。Kahng的耗尽MOSFET博士只能用作可变电阻或非反相线性缓冲器。从那时起，耗尽MOSFET已被用作三端线性装置。

当Frank Wanlass在1963年使用一对互补的四端子增强MOSFET发明了CMOS技术时，KAHNG博士已经搬上了并结束了他的研究与耗尽MOSFET。当十年后开发出来时，它的成功只重申了耗尽MOSFET是三末端线性装置的误解，而不是与增强MOSFET相提并论。

在2007年，终于发现并纠正了耗尽MOSFET的偏差，并通过引入四端耗尽MOSFET。利用附加的基板端子在基板中产生反向偏置的PN结来划分导通通道，传导通道的夹出来可能是可能的，允许用作数字开关的耗尽MOSFET，并且最终CMOS正逻辑技术出生。

从耗尽MOSFET发现阳性逻辑操作的发现在三个方面都很重要。首先，即使在没有ESD保护的情况下处理，CMOS产品也可以从ESD事件造成的损坏。其次，非反相缓冲区和1T存储器单元可以节省SRAM和DRAM成本的一半。And lastly, since the gate control voltage always has the same potential as the conduction channel when the depletion MOSFET is conducting current, the gate leakage current of enhancement MOSFETs that stymied Moore’s Law between 2004 and 2009 suddenly disappears, regardless of how thin the insulator between gate and conduction channel has become. Moore’s Law is back again!

对于增强MOSFET，栅极处的电位总是与导通沟导电流的电位相反;因此，栅极下方的绝缘体必须承受大的电位差。随着缩放的进展，通过较薄的绝缘体泄漏电流只能变得更糟，成为其阿基里斯的脚跟。

耗尽MOSFET的实现与增强MOSFET非常相同，除了植入栅极下方绝缘体下方的浅导通通道的附加要求，使得导通通道可以容易地夹紧。然而，浅导通通道限制了要植入的电流载体的量并延迟切换用于耗尽MOSFET。为了克服这种困难，耗尽MOSFET的传导通道通常内置于高大薄的3D结构中，使得它可以尽可能多地被栅极围绕，同时提供尽可能多的电流载波。

此外，还应根据捏断的发生来构建耗尽MOSFET的Spice模型的源引脚分配规则。传统上，根据电流载流子的诱导，耗尽MOSFET的源引脚分配遵循与增强MOSFET相同的规则;因此，Spice只能模拟耗尽MOSFET作为在增强模式中操作的线性装置。由于当在耗尽模式下操作耗尽MOSFET时，因此在产生状态的切换而不是电流载波的诱导时，因此Spice必须相应地将源引脚分配源引脚，以模拟耗尽MOSFET作为数字开关。

理论

通过传输特性可以更好地理解MOSFET的状态的切换图1。

图1包含所有四个MOSFET的传递特性：n型增强，n型耗尽，P型增强和P型耗尽。所示的MOSFET的四个传输特性图1自1960年以来已知。例如，采用N型增强MOSFET作为示例：导通通道是不存在的_DS.栅极控制电压V时= 0_GS.是0V。当栅极控制电压V时，将诱导由电子组成的导通通道允许电流流过漏极和源极端子_GS.是+ v。在N型MOSFET的增强模式下，V_GS.必须是阳性的，以引起带负电的电子来切换状态，使得源端子必须与地面或基板的系统的最低电压相关联。

但对于P型增强MOSFET，将诱导由带正电孔组成的导通通道，以允许电流在栅极控制电压V时流过漏极和源极端子_GS.是-V。换句话说，v_GS.在P型MOSFET的增强模式中必须为负，以切换状态，使源端子必须与电源系统的最高电压相关联。

当前载波的诱导是Spice在执行模拟程序之前将源引脚分配给所有MOSFET的规则。

众所周知，当V时，n型耗尽MOSFET的行为类似于N型增强MOSFET。_GS.在增强模式下是积极的;两者之间的唯一区别是漏电流I_DSS.当V._GS.= 0V。当大门没有通电时，增强MOSFET不应泄漏任何电流，使得我_DSS.当v时必须是0_GS.= 0V但我的电流_DSS.当V时，允许通过导通耗尽MOSFET的导通通道流过_GS.= 0V。

总之，N型MOSFET的增强行为发生在V时_GS.是积极的，而P型MOSFET的增强行为发生在v时发生_GS.是消极的。但是当V时，我们从未调查过N型MOSFET的耗尽行为_GS.当V时，P型MOSFET的消耗性或耗尽行为_GS.是积极的！

当然，我们从不需要调查N型增强MOSFET的耗尽行为，因为它在V时它不会泄漏电流_GS.是消极的，但我们不能忽略n型耗尽MOSFET的耗尽行为，因为耗尽MOSFET的切换产生了阳性逻辑操作，这将很快解释。同样，我们从不需要研究P型增强MOSFET的耗尽行为，因为它在V时从不泄漏电流_GS.是积极的，但我们不能忽视P型耗尽MOSFET的耗尽行为。

考虑图2和3，显示使用P型MOSFET的两个开关电路。用于增强MOSFET图2，当输入为0V时，v_GS.等于-V;大电流将流过r_L.因此，输出电压将接近+ v。当输入是+ v，v_GS.等于0V;无电流将流过r_L.因此，输出电压将是0V。输入和输出的逻辑状态始终相反。

但是对于所示的耗尽MOSFET图3.，当输入为0V时，v_GS.等于0V;我的大电流_DSS.将流过r_L.因此，输出电压将接近0V。当输入是+ v，v_GS.等于+ v，没有电流将流过r_L.因此，输出电压将是+ v。输入和输出的逻辑状态始终相同。

同样，考虑图4和5下面显示使用N型MOSFET的两个开关电路。对于所示的增强MOSFET图5.，当输入是+ v，v_GS.等于+ v;大电流将流过r_L.因此，输出电压将接近0V。当输入为0V时，v_GS.等于0V;无电流将流过r_L.因此，输出电压将是+ v。输入和输出的逻辑状态始终相反。

但是对于所示的耗尽MOSFET图4.，当输入是+ v，v_GS.等于0V;我的大电流_DSS.将流过r_L.因此，输出电压将接近+ v。当输入为0V时，v_GS.等于-V;无电流将流过r_L.因此，输出电压将是0V。输入和输出的逻辑状态始终相同。

从上面的四个电路开始，我们可以得出结论，增强MOSFET提供负逻辑操作，而耗尽MOSFET提供正逻辑操作。P型耗尽MOSFET类似于N型增强MOSFET，因为两者都需要正电压来激励栅极;源端子连接到最低的地电压。

同样，N型耗尽MOSFET类似于P型增强MOSFET，因为两者都需要负电压来激励栅极;源端子连接到最高电源电压。

当电流载流子在导通通道中诱导时，增强MOSFET的控制栅极通电;相反，当导通通道夹紧时，耗尽MOSFET的控制栅极被激励。

耗尽MOSFET的操作也可以解释图6.，当栅极通电并连接到+ v时，显示P型耗尽MOSFET的捏断。栅极处的正电压将引起带负电的电子以累积在绝缘体下方，并使导通通道中的孔无效，以产生没有电流载波的区域。在开始时，该区域将出现在源端子附近 - 与地电位相关联 - 该区域将继续扩展，直到P通道完全夹紧。捏合将始终在源极端子附近发生，因为它被绑定到0V地面，其具有系统的最低电位，而输出漏极端子处的电压永远不会低于0V。