家»集成电路设计»模拟IC协同设计的锁存遵从性

模拟IC协同设计的锁存遵从性

文章作者:Vladislav Vashchenko

用于ESD和LATCHUP公差的功率IC设计需要基于迭代块级验证的高级方法。

符合Latchup Resification要求的电源/驱动器IC的设计涉及与数字LV（低电压）IC相比的概念上不同的方法。LV ICS的静电放电（ESD）和闩锁设计挑战通常在无需定制的各种产品中重复使用的I / O库单元格的水平。

HV IC通常组合从P衬底隔离的若干电压域。从成本的角度来看，近距离的过程技术是占主导地位的。它们支持所谓的隔离n-pocket来封闭设备和电路块。在扩展的CMOS（ECMOS）过程中，口袋由一组深N阱（DNW）植入物形成。由于深度植入的限制，该方法允许在40V范围内的袋电压额定值。高达120V的电压范围可以通过双极CMOS DMOS（BCD）工艺技术来实现，其中N-POCKET通过掩埋层，可选的沉降器和相对厚的生长N外延层形成。该技术将功率优化的互补侧面DMOS器件与漏极延伸和源极和体积的非自对准或双扩散方案集成了[1]。袋隔离的最低工艺布局设计规则对于闩锁喷射测试是不充分的。相反，需要应用特定于应用程序的复杂布局锁存设计规则。

总体而言，闭锁设计规则、标准和检查器描述很少与实际设计一起解释其方法步骤背后的原因。这样的理解往往有助于组织实践经验，使之有效。本文的目的是从闭锁器件的角度来解决对高压模拟IC设计这一多样化、新颖和复杂的主题的理解上的差距。下面是通过将半导体结构层面上的闭锁现象物理效应的解释按照逻辑顺序连接起来，然后引入注入-受害者形式主义的闭锁收集特征和预防间隔规则来实现的。然后，将一套定义应用于闭锁间距规则参数的实验方法和块级验证原则，以实现集成电路闭锁协同设计的实际概念。本文不打算提供一个广泛的回顾高压闭锁的主题，无论是从历史或多样性的角度。相反，它关注于一种成功地通过实践验证的方法。

闭锁现象是由集成有源器件区域形成的寄生结构的副作用。在接近某些区域时，注入的载流子可以在衬底中扩散和漂移很远的距离，并且在一定的电流水平下，由于碰撞电离、热载流子产生和寄生双极增益之间的正反馈，导致非线性电导率调制。因此，一个临时的电状态偏差可以诱导一个非专用的强电流路径。它可以进一步导致不可逆的损害或形成导电状态，不能自耗散，只要原始电源制度保持不变，即闭锁。通常通过比较刺激前后的电源电流来检测闭锁状态。

可以通过从连接到I / O引脚的正向偏置结或通过电源引脚的过电压在测试脉冲期间引起闩锁状态。在真实环境中，效果可能是由电源浪涌，电磁干扰（EMI）事件，与感应负载，热插入和电离辐射的间歇连接引起的。闩锁稳健性基本上是IC质量措施，表示能够承受一定水平的短期电气调节偏差，并返回原始功能状态而不会发生不可逆转的变化。分别是根据标准[2]的资格测试模拟了两个事件 - I / O引脚中的当前注入和电源引脚的过电压。典型的标准小于所有电源电流的变化和完全功能测试程序的传递。

因此，闭锁测试本质上是检查特定IC设计的稳定性，以应对与环境接口的引脚运行条件的相对短期偏差。类似ESD条件下的类似目的测试是上电模式系统级ESD测试[3,4]。由于传统电路仿真模型的不覆盖，闭锁测试通过水平在没有专用方法的情况下难以预测。

HV闩锁的现象学理解

高压IC闭锁的特殊性出现在过电压和注入闭锁测试模式。有两个主要的额定值与升高的电压等级有关-最大工作电压(MOV)和绝对最大电压额定值(AMR)。MOV范围内的操作保证了长期的可靠性，而增加高于AMR的电压可能会导致立即不可逆的故障。分别，对于MOV和AMR之间的范围，期望有一个生存性，即在这种情况下，完成了闭锁测试。不确定性与正式datasheet IC引脚AMR电压之间的相关性有关，该电压可以低于MOV的10%，与引脚相连的集成设备的实际物理AMR，以及特定布局设计的IC引脚的实际物理AMR。

从低压数字ic传播，供应管脚的标准过电压测试被定义为1.5xMOV[2]级。如果没有达到电流限制，则相同的电平限制注入电流测试的电压依从性。虽然低压CMOS电路可以很容易地满足这个电压水平，但具有功率优化LDMOS的高压电路并不总是容忍它。解决这一问题的方法是最大应力电压(MSV)方法，该方法限制了测试电压[2]。注入试验诱导高压引脚之间的检测电流，这可能导致高焦耳加热。

然而，HV闭锁的主要特性与寄生结构本身有关。最简单的解释方法是通过比较一个更熟悉的低压闭锁。低压闭锁器件通常包括通过寄生可控硅整流器(SCR)的电流路径，该可控硅整流器要么在I/O单元内，要么在核心电路中。

例如，在推挽I / O缓冲器（图1）中，当输出被拉出在电源电平之上时，刺激来自PMOS主体二极管的高侧（HS）空穴。在负注射电流测试时，输出在地面下拉（图1）下方（图1），并且通过NMOS体二极管实现了低侧（LS）电子喷射。在由设备源代表的P + --EMITTER和N + -EMITTER之间形成高电流路径。符合物理效果，闩锁预防规则需要放置NMOS和PMOS器件，通过主体系带全隔离，以降低N-P-N和P-N-P结构的增益。由于载体直接在SCR结构基础内注入，因此间距规则必须控制保护环长度lnbase.和Lpbase(图1)。减小的增益导致了高于电源水平的可控硅保持电压的增加，从而消除了闭锁状态形成的物理可能性。

图1等效结构横截面，用于解释I / O LATCHUP场景，其中HS和LS喷射的LAPTAPUP测试电路图与由其体二极管表示的CMOS器件

然而，只要NMOS和PMOS器件被放置在单独的n -pocket中，这种IC I/O缓冲区闭锁方案和预防规则对HV技术就完全无关紧要了。也就是说，这种方法提供了一种通常的设计实践，保证LV I/O闭锁的通过水平在最小的口袋隔离设计规则。

在LV的情况下核心闭锁，注射连接位于I/O单元区域，而受害者是由一个核心电路表示。在高电位差时，从I/O注入的ESD二极管载波可能会漂移到核心电路，如图2左侧的NMOS-PMOS逆变器所示，并诱导寄生核心可控硅通。核心电路的高灵敏度是最大限度地利用体-源间距规则的结果。分别，预防规则旨在将核心电路与I/O注入源隔开(长度LII在图2)。

图2等效结构截面解释了岩心闭锁的情况。

符合I / O电路，通过在单独的n袋中与基板隔离在具有适当的n沟道停止（NCS）环处的核心电路在核心电路在周边的单个n沟道止动件（ncs）环中来解决HV处理技术中的核心锁存问题。口袋里。因此，主LV Latchup实践对HV电路几乎没有用，该HV电路带来了不同的闩锁特定的。HV Latchup主要由不同的寄生结构引起 - 在注射条件下打开袖口袋的HV N-P-N。For example, consider a pair of HV ESD diodes connected to an I/O pin (Fig. 3), with the N-epi pockets at different potential from the n-p-n structure with the high-side pocket acting as collector and the low-side pocket acting as emitter and the p-substrate ring as a base. The conditions of the injection realized at latchup test require both wider isolation spacing and additional collection rings.

图3高压闭锁结构分析及HS空穴和LS电子注入电路图。

在进一步的细节中，在BCD和ECMOS技术中，高应用电压下的横向口袋-衬底结的作用略有不同。随着BCD过程中口袋电压的增加，轻掺杂Nepi区域内的空间电荷区域不断扩大，为口袋内注入的载流子产生相应的提取电场。在ECMOS过程中，耗尽区主要向轻掺杂p衬底区方向传播。ECMOS过程中PBL的缺失降低了p -子环对hs注入孔的收集效率。

在低压闭锁电路中，与1.8-3.3V的电源水平相比，寄生可控硅结构的保持电压低至~1.5V，因而能够保持通断状态。同时，寄生的n-p-n器件不会因为相对较高的~4-7V的“本地”保持电压而出现漏洞。在高压闭锁的情况下，最小隔离间隔下的口袋对口袋的保持电压n-p-n范围为~10-20V。因此，对于HV闭锁隔离，额外的规则基本上必须针对寄生n-p-n结构电导率调制效应的临界状态的改变，通过降低结构增益和注入水平，并同时增加收集。在这些条件下，电热特性(n-p-n)是决定闭锁系统鲁棒性的主要因素。

在最常见的情况下，LS注入闭锁是由被拉到基片电位以下的口袋启动的。较不常见的情况是，当注入来自LS口袋内部的前偏结(图4a)。衬底(n-p-n基)区域的注入电子向HS口袋漂移，改变了电场分布，增加了雪崩倍增。为了减少必要的口袋对口袋的分离，除了p-衬底环外，还使用了两个有效的收集特性。在LS注入时，为了将至少一部分注入电子从HS口袋中重新布线，可以将n -护城环连接到低压电源(图4a)。同样，通过在HS注入结的口袋内引入p-dummy集电极(图4b)来部分收集口袋内的孔，抑制HS孔的注入条件。

图4横截面以解释HV锁存器件，其中具有额外的低端电子注入的偏置N-Moat环（A）和带有虚拟P收集器（B）的高侧孔的收集。

总体而言，口袋与口袋之间的间隔规则是施加电压、注入电流水平、测试温度以及器件设计和尺寸的函数。与低压闭锁不同，高压闭锁通常是不可逆的，会导致IC烧毁，除非对检测电流进行准确的分析。pocket n-p-n结构的烧尽是由电或电热电流不稳定、负差电阻、电流成丝和局部烧尽引起的。

高压闭锁规则:注射者-受害者形式主义

显然，并不是每个口袋都被迫注入在IC闭锁测试。也不是每个N-pocket都可以作为当前路径的“受害者”。因此，共同设计方法的第一步是检测对闭锁事件至关重要的口袋。这要求定义和规则与未来的自动检查识别和验证程序理想地兼容。

尽管有很多替代方法，最实际的是所谓的注射器 - 受害者形式主义。将特定电路数据表PIN规范结合使用锁存测试标准，锁存规则矩阵可以仅设置在四种口袋 - HS和LS注射器和受害者内（图5）。

的HS注射器可以定义为一个在HS电位的口袋，如果它包含一个p-n结，可以强制在正向电流传导(图5a)。任何附近的LS潜在口袋代表一个互补HS受害者口袋里。在注射条件下，部分孔可以从HS注射袋中逃逸，并向HS受害者袋中漂移，在电流密度、电压、温度和袋中间隔的某个关键组合下导致闭锁。例如，与10V偏置相比，80V偏置喷射器和受害者之间的相对分离需要15倍的距离。

同样，ls注射器定义为包含内结或在闭锁测试条件下可以正向偏置的口袋。这个角色LS受害者可以通过与HS电源电连接的口袋来实现(图5b)。

图5高侧空穴注入器和受害者(a)。低侧电子注入器和受害者(b)。