XpressRICH4-AXI PCIe加速了多核SoC设计万博投注网址

文章作者:PLDA

PLDA发布了XpressRICH4-AXI PCIe 4.0 IP，用于集成AXI和PCIe块。

多核SoC设计的项目团队努力在增加AXI功能的同时保持PCIe性能和防止完整性错误。将AXI集成到PCIe应用程序需要添加一个AXI块，但不能提供真正的桥接。这需要SoC设计人员手动调整错误，并尝试在没有帮助的情况下优化PCIe和AXI性能。

PLDA的XpressRICH4-AXI提供了PCIe接口和AXI总线之间的无缝集成，实现了无缝互连，防止了AXI死锁，并在AXI端提供了完整的PCIe性能，同时降低了AXI块中的错误风险。

图1:XpressRICH4-AXI PCIe 4.0接口，用于ARM嵌入式处理器，拥有专为基于AMBA轴的SoC设计的架构和功能。

XpressRICH4-AXI具有第四代PCIe控制器，以保证可靠性、鲁棒性和初始硅成功。集成的AXI桥提供了扩展AXI功能的高级特性，包括:
•本地PCIe功能，如AER(高级错误报告)，使特定应用程序的错误管理，从而简化应用软件。
•遵循排序规则，包括拆分为不同大小的数据包并在AXI和PCIe之间合并的能力。这个特性防止危险和死锁，同时确保优化交通流量。
•多种灵活的AMBA AXI接口配置选项，包括64位、128位、256位等多种不同数据路径的AXI Master、AXI Slave和AXI Stream接口组合
•内置的AXI互连，最多4x主/从，4x流和Lite(主/从)接口可以组合在一起

PCIe-AXI集成为PCIe 4.0和AXI总线用户的上市时间和成本优势铺平了道路。