Trits vs. Bits: 5-Trit三元DAC具有8位分辨率和高PSRR

EDN总编迈克尔·邓恩最近发表了一篇关于他的有趣文章长凳博客， ”三元DAC：更大的分辨率，更少的位”,探讨了挤压的有趣的想法不仅仅是通常的单比特的信息从港口别针,可以单独编程输出和三态(即0 Hi-Z 1),与三元关联(三进制数位)值(0,1,2)。因为,从信息理论的角度来看,1三进制数位≈1.58位,这是非常合理的，例如，只有5次尝试接近8位的分辨率。

然而，从一个老的模拟设计师的角度来看，有趣的部分是将理论转化为精确的输出，同时适应现实世界的复杂情况，如温度变化、带有噪声和变化的单轨电源等。Michael的文章阐述了几种有趣的方法。这是另一个:

图1三元DAC结合了分立晶体管和分流参考晶体管。

我的设计理念使用离散晶体管从5个trit引脚的每个引脚求和三次加权电流(1,3,9,27,81µA)，并由相关的精密电阻控制。每个电阻由其特定三次电流的权重与施加在其上的参考电压的比值决定，根据以下的设计公式T = 0, 1, 2, 3, 4…

R_t= 1M·(2V−0.06·log . log)₁₀(3^t））/ 2V / 3^t[1]

读者可能会认识到0.06·日志作为跨越正向偏置双极结(在这种情况下，发射极/基极结的2N5087s)的电压熟悉的二极管方程的术语，它在这里解释了对V的影响_是每个DAC培训采购的不同电流。这2 v术语来自LM4040参考，提供了一个精度提高PSRR限制主要由2N5089发射极-跟随器阻抗工作到其20kΩ偏压电阻:

PSRR = 20kΩ / (26mV / 120µA) = 39dB [2]

代入标准值图1对于[1]中计算的那些，产生不太破旧的预测性能图2，具有良好的单调性、积分线性和精度。

图2三元DAC具有良好的线性度和单调度。

图3仔细观察积分非线性:右轴上的伏特。

当然，这些都没有解决关于这种部件计数密集的方法的实用性或成本效益的明显问题，在面对将普通二进制输出复用到各种廉价和易于获得的单片DAC芯片的众多替代方案时，节省几个端口引脚。仔细想想，这可能是件好事。

也许并非所有有趣的谜题都必须具有实用性?