模拟IP集成中常见的硅问题
文章作者:Kedar pe油轮
模拟流的基本轮廓表明，它不像SoC/ASIC中的数字对应流那样干净和可预测。
尽管在过去的十年里，人们担心摩尔定律最终会走到尽头，但微电子行业通过持续的创新和创造，继续适应新的物理约束和产品要求。这种创造性能量的主要部分已经投入到模拟、RF和混合信号块作为嵌入式IP的开发中。
图1框图突出了多媒体SoC设计。来源：P2F半
目前可供选择的模拟/RF/混合信号IP既广泛又深入。你可以在以下几个主要类别中找到许多7nm(有时甚至是5nm)的硬件块:
- 锁相环和DLL:提供了广泛的速度，抖动和功率规格
- DAC和ADC:可提供8位到24位的分辨率和高达300 MSPS
- PHYs和SerDes:面向广泛的市场，如无线(Wi-Fi和5G)，网络(LAN, WAN和存储)，计算(USB, PCIe, MIPI)和内存(DDR，包括G和LP版本，以及HBM和许多其他)
- 可以组装成个性化模拟前端(afe)、电源管理功能和射频模块的较小组件
该行业已生产源源不断的流程技术进步，以支持对更高门计数，较低功率，更高的性能和功能增加的永无止境的需求。其中包括三倍井隔离，绝缘体上硅，P +卫圈，FinFET和沟槽隔离。许多这些功能导致我们今天看到的模拟，RF和混合信号IP的增殖。这些基质添加剂还降低了设计者在超深亚微米问题中竞争的一些并发症的大小，例如隐藏在旋转速率，阻抗匹配和终止并发症的模拟噪声源，以及支持巨大带宽的电路。
甚至新颖的过程增强即使是在围绕16nm和下方的SoC设计中的模拟电路，均匀的小型工艺增强即将到来。万博投注网址事实上，由近距离的模拟/射频宏邻近的大型高性能数字块呈现的信号和电力完整性挑战从芯片蔓延到包装和PCB中，这两者都在努力保持与硅进步的速度。SoC设计人员越来越多地发现自己被迫将他们的一系列努力扩展到其他两个领域，以确保其芯片设计将按预期运行。万博投注网址
这个多部分的系列文章探讨了嵌入式模拟和RF IP核如何对芯片、封装和PCB功能产生负面影响——其影响是多种多样的。我们还将讨论如何在所有三个层次上防范这些问题，以及这些解决方案如何相互加强。
硅实践
在过去的二十年中，迄今为止，尝试为模拟和数字电路设计创建统一的工具和方法流程，以便陷入困境。但是，关于模拟流程的基本轮廓一般一致，如图所示图2。
图2显示基本模拟设计流程的视图。来源:P2F半
虽然流动似乎相当简单，但是魔鬼是细节。
模拟电路对电路的放置和路由方式敏感。设计规则跟踪和通过音高，差分信令和额外的接地引脚 - 帮助避免或至少减少导致EMI问题的基板耦合和接近效果。这就是为什么设计规则检查（DRC）是布局后物理验证工作的一部分。布局与原理图（LVS）检查也是验证预期连接的相同步骤的一部分。
寄生提取直接影响潜在耦合源的识别，寄生注释往往导致原理图和布局的变化。不幸的是，这将影响时间、动态范围、负载、增益和功率，并产生一组新的寄生器。因此，回到设计流程起点的迭代循环是一种可悲的必要性，这也是为什么模拟设计被认为是一门艺术而不是一门科学。
模拟模块集成
因此，将结果模拟块集成到整个ASIC / SOC设计中呈现出全新的关注点。对于数字和模拟电路块，芯片地板规划将受到每个块，引脚放置，I / O位置，关键路径，功率和信号分布的最佳位置，以及芯片尺寸及其纵横比的约束。模拟IP对这些问题的大多数问题特别敏感，而模拟块也是HardMacs的事实使上述所有问题复杂化。
一旦一个芯片的块被放置，最好的路由实践包括首先实现所有的关键路径，无论是模拟还是数字。然而，当涉及到非关键路径时，模拟信号应该优先。此外，无论给定的模拟信号是否至关重要，所有模拟路由都需要特别考虑寄生匹配、最小化耦合效应和避免过度的IR下降。它通过采用模拟信号路由、保持跟踪短、用最直接路由路由返回信号路径、差分信令等多种屏蔽技术来实现。
除了整合模拟内容片上的这些广泛的方法，不同类别的模拟电路也可能需要特别注意。DAC和ADC是一个完美的例子。
使用DAC或ADC超出其分辨率和采样率 - 即，其SPET的信噪比（SNR），有效数量（ENOB）评级和功耗时，有设计考虑因素。遵循奈奎斯特的抽样定理 - 这使得模拟信号的充分数字娱乐需要在模拟F的2倍以上采样。马克斯-CAN本身导致带宽，功率和比特同步挑战，用于非常高性能的应用程序。
从采样的角度来看，无线尤其问题，而音频通常是在分辨率方面最苛刻的。这就是诸如Enob的参数特定相关性的地方。无论广告的分辨率可能是给定的DAC还是ADC，推动这种块超过其ENOB会使其SNR性能降低对块的真正有用性的潜在重大影响。
更重要的是，模拟块设计和集成到SoC或ASIC的环境中并不像芯片的数字部分那样“干净”和可预测的工程努力。经验、灵活性和适应性是成功的决定性因素。
传统上，芯片设计团队考虑的是将数字和模拟/RF/混合信号块正确集成到SoC设计中，以达到这一目的。但正如我们将在本系列的后续文章中阐明的那样，情况已经不同了。SoC设计工作的维度正在不可避免地扩大，团队将需要增加他们的技能和实践，以便在这个转型时期生存下来。
本文最初发布地球上模拟。
基达Petanker他是P2F Semi的首席技术官(CTO)，在半导体行业拥有23年的设计、开发和客户关系经验。