使用噪声建模优化混合信号电路/PCB设计，第1部分

文章作者:Mark Wagner

本文将帮助您将先进的混合信号和无线设计从万博投注网址design-build-test(希望)范例，朝向第一次通过设计获得它,有信心。

关于与运放、电阻、数字门和其他器件相关的噪声源和噪声拓扑的文章很多，但缺少开始对混合信号系统的影响进行近似的定量方法。同样缺失的还有管理和分析来自电力轨道和分离地面的噪声的方法:例如，你如何处理运放的PSRR曲线?

为了使接地和屏蔽的决定，将系统建模为具有噪声源和寄生耦合元件的基本电路元件是有用的。目前的流动观察和简单的分压器基于科学提供了有用的数据，而不是简单的拇指规则。如果节点数量超过信封“计算，则可以使用Spice管理这种方法的复杂性。这些技术在模拟和数字领域都很有用，因为将信号从一个点移动到另一个点 - 与保真度相同。差差是频率，信号幅度和输入和输出阻抗。这就是未来的：

第1部分

1. 由基本电路元件(RLC)描述的元件
2. 噪声源，明显的和不那么明显的
3. 直流电源总线作为噪声源
4. 地面噪声源
5. 量化噪声源振幅
6. 把它们放在一起

第2部分

1. 孤立的RS-485链路的具体例子
2. 一个微控制器模拟输入/使用PSRR曲线的具体例子
3. 通用单端输入(模拟或数字)的具体示例
4. 总结
5. 附录:

• 这种方法的局限性和范围
• 基尔霍夫电压和电流定律
• 控制电磁干扰的基本假设

由基本电路元件(RLC)描述的元件

一般来说，目标是了解环境(舷外设备)或电路附近的部分将如何干扰模拟或数字输入。为了分析这一问题，我们可以用V或I源建立一个简化的系统模型，并将各种电路元件作为集总参数模型(RLC)进行节点分析。最简单的耦合模型是静电，其中主要的耦合元件是一个电容器。可以对电磁干扰进行建模，但是考虑到您可能会得到一个松散耦合的单圈变压器的等效物，以及一个未知的谐振频率，建模会复杂得多。

在这样的情况下，建议在有关器件的输入端建立这样的模型，电压源的频率为侵略者频率，并且根据有关导体上的V/m信号强度估计振幅。电缆电感很可能会主导这个“电源”的输出阻抗，所以一个其估计值的电感应该与这个电压源串联。优化电路的输入阻抗，在保持所需信号带宽的同时，在空间/成本限制下尽可能地拒绝该频率。

输入结构可以根据数据表中声明的内容建模。使用的典型组件是RLC，但是如果考虑到RF整流(对于直流敏感输入)，那么在电源轨道上添加一个二极管——例如内部ESD抑制。如果您这样做，您可能还必须输入电压源，以便它们的影响只发生在特定的电压水平(添加一个直流电压源与二极管串联)。典型的IC输入结构的逻辑输入有大约10pf的电容到信号地，但应参考数据表，看它是否指定。如果没有说明输入阻抗，则必须根据指定的输入电压和漏电流或偏置电流来估计。

请记住，这里的目标不是1%的解决方案，而是数量级的优化。估计100K或200K变化的输入电阻不会有太大的影响，因为我们的目标是让外部偏置网络呈现小于500欧姆的输入阻抗，如果可能的话，以降低磁化率。为数字设备使用IBIS模型是另一种获得输入/输出建模更逼真的方法，将在我的下一篇文章中讨论。

图1简化输入电路

变压器和DC-DC转换器(有时带有变压器)等设备从输入到输出都有寄生电容(对于隔离转换器)，该电容值在确定是否需要额外措施(如铁氧体)来控制共模电流时很有价值。同样，如果没有指定这些参数，您的选择是基于相似的部分进行估计，或尝试测量一个样本。

这些模型也有助于理解隔离电路，并且在不控制泄漏路径时会发生什么，并且专门通过制造，环境或部分变型来确定。虽然我已经看过一些在变压器隔离边界上添加电容的万博投注网址设计，但噪声建模通常表示不利。允许更多RF电流从一个阶段流到另一个阶段可以辐射更多。该方法是观察潜在的泄漏路径，并尝试限制电流流动，和/或尝试将其分流给参考地，连接的Faraday笼或附近的机箱。

屏蔽系统将利用屏蔽对导体或导体对导体的电容规格来建立您的模型。屏蔽电阻端到端的模型通常为0欧姆，但如果电路中的其他值低于10欧姆，则可以对其进行调整。

图2.交流模型为DC-DC变换器

噪声源:明显的和不那么明显的

在这种分析中，噪声源有时是最难确定的。最明显的一个是由电路卡组件(CCA)上的时钟信号或电缆驱动的电路节点。由于谐波的原因，通常最好将噪声源模拟为基频的5-10倍，以考虑谐波，进行最坏情况分析。数据线也可以建模，但建模频率的选择可能不那么明显。兴趣的特征是信号速率[1]，即单位时间内状态变化的次数。

如果对115kbaud的RS-422数据线进行建模，频率实际上将是57.5 kHz(方波)，因为如果相邻比特为“1”，则比特之间没有状态变化。因此，建模最高的信令速率将需要一个交替比特模式(010101)，这将导致1/2的波特率。我们必须考虑谐波，因为方波的谐波含量至少达到基波的5倍。建模更复杂的调制方案可能需要一种不同的方法，但对于一阶近似，一个基本信号可以假设。你可以稍微增加频率;例如50%，为计算提供降额因子，并在计算中考虑一些未知数或精度。

与交流线路相关的噪声源在某些应用中可能非常强。线路频率通常为50或60Hz。军事应用可能是400Hz。因为涉及到更高的电流，磁耦合可能是一个问题，电路耦合可以通过这种方式可视化。这常常转化为共模问题，因此应该考虑拓扑结构来判断电路是否对共模问题敏感。防止线路频率耦合问题是非常困难的;因此，单点接地和大的隔离阻抗是控制噪声的最佳方法。可以对其进行建模，以查看数字响应，并/或帮助可视化连接的最佳设计选择。交流线路上的噪声可以通过在连接处串联插入一个变压器/电压源来模拟。

图3.交流线噪音

直流电源母线作为噪声源

我们讨论了明显的来源(时钟)，但更常见的攻击者是电源轨道，因为它们连接到所有的ic。噪声幅度可根据所使用的电压轨或设备类型(表1)．噪声源应该低于表中的目标，不过越低越好。噪声的影响将取决于直流输入电平，我们如何处理它将取决于应用程序，其中一些将接受偶尔错误的输入;但有些会失败，后果会更严重。

如果您已经测量了特定的数字，请使用这些值。如前所述，直流电力线上要建模的最大信号频率可以通过相关芯片的最小上升时间来估计，使用BW = 0.35/上升时间作为一阶近似。以这些速度切换的设备会对这些频率的电力线造成干扰。模拟电源轨道，根据他们的设计，应该是50mV或更少(同样的数量可能会随着电源轨道的电压而变化)。在你的公司内测量历史电路可以提高模拟的准确性。

另一个假设是作者偏爱使用值作为P-P噪声。如果你需要大量的平均信号，你可能更喜欢使用均方根值。然而，如果你设计的P-P噪声导致a /D输入只有几个比特，需要大量的数字信号处理减少。

数字和模拟集成电路之间有一个重要的区别。模拟集成电路通常被设计为抑制电源轨道上的噪声，这种抑制随着频率的增加而降低。带有图腾柱输出的数字设备对电源总线的任何噪声都有最小的或没有任何的拒绝。这是信号通过阈值电压(开关点)过渡的重要区别。当上升时间过慢时，过高的高频噪声可能会在输出上产生多个过渡、小故障或抖动。

增加电容可能会降低转换速率，太大的风险锁存，或严重的抖动。如果你选择这种方法，一定要观察信号的最大上升时间。通常最好先清理电力轨道，并确保噪音在表1所列的范围内。

对地噪声源

由于电缆运行的应用和长度大，因此地面噪音非常难以量化。为了启动要建模这种类型的问题的路径，它有助于可视化RFI电流路径以优化屏蔽，接地连接和铁氧体放置。仪器柜内的地面连接不是这里的关注，尽管它可能是对10mV以下信号电平敏感的电路问题。在这里，我们考虑了几英尺或更大的地面连接。这包括两个可以彼此通信的设备，而是插入不同的电力条。分开的连接小于10米可能没有大部分低频电压差（F <120Hz），但可能具有显着的高频噪声。

除了该距离之外，大型AC和DC电压可能会出现需要模拟的隔离。其中一些可以是破坏性的（v> 50V），因此标准小心以非常远的连接观察地面环路。要小心拇指规则，因为较短的运行（<15m）可能需要在两端屏蔽接地以解决磁耦合问题。

对这类噪声模型的粗略估计可以从频率高达100 MHz的1-2伏P-P与50/60Hz的电压源串联开始。这里的目标是提供给定成本和空间所能提供的尽可能多的免疫力，而不是特定数量的衰减，除非您已经对现象进行了实地测量，以测量电压差和光谱含量。

图4.对地噪声建模

量化噪声源振幅

为了快速回答“噪声源会影响我的电路吗?”，我们需要一种方法来估计大多数系统可以接受的噪声源振幅。表1提供了基于电路[4]中器件的输入阈值频带的噪声幅值的保守准则。

这些噪声目标通常用于指导预期在给定的电力轨道。因为逻辑设备不提供任何电源噪声抑制，电源轨道噪声将结束你的信号。当假定静态逻辑信号处于给定逻辑电平的边际电压时，添加到此电压的噪声将导致其逻辑状态发生非命令的变化(正或负脉冲)。将噪声幅度保持在设备输入范围的一个小百分比将使系统更加可靠。动力巴士的噪音水平应该是一个设计目标，而不仅仅是你接受的第一次建造的结果。

就噪声要求而言，模拟设备更具有应用特殊性。如上所示，其中一些设备有电源拒绝。比较器的噪声水平需要小于其电路相关的迟滞，以避免故障。电压基准噪声幅值应根据A/D子系统或其他下游设备的有效分辨率进行管理。电压参考也可以指定PSRR，这将有助于确定电压轨噪声目标应该是什么，以获得一个可接受的输出噪声水平。

表1：

项目#	设备类型/电力汽车	输入阈值频段	建议噪音水平 目标 (pk-pk)	评论
1	5 v TTL ABT，AHCT，HCT，ACT，LV1T，LV4T	1.2 v	300 mv
2	5 v互补金属氧化物半导体 HC, AHC, AC, LV-A LV1T LV4T	2.0 v	500mv.
3.	3.3 v LVTTL LVT、LV1T LV4T, LVC、ALVC AUP, LV-A ALVT	1.2 v	300 mv
4.	2.5V CMOS. AVC, AUC, AUP ALVC, LVC ALVT, LV1T LV4T	1.0 v	250mv.
5.	1.8V CMOS. AUC，AUP，AVC，ALVC，LVC，LV1T，LV4T	0.94 v	235mv.
6.	通用5V电源总线(逻辑)	N/A	250mv.
7.	通用12V，+ 15V / -15V，5V模拟电源总线	N/A	50 mv
8.	比较器	N/A	25%的磁滞带	滞后由外部组件确定
9.	电压基准(如2.5V)	N/A	2号	取决于期望的信噪比和#位

把它们放在一起

现在我们有了电路元件建模的方法，我们需要选择哪些将占主导地位，只是建模那些，以保持模型的规模可管理。这通常意味着可视化当前路径，这将伴随着一些实践，以及/或在预期的应用程序中测量原型的性能。所使用的分析技术将根据威胁的不同而不同。

单个时钟可以具有奇异频率，因此可能需要在PSPICE中进行瞬态分析。诸如CCA总线噪声或地球噪声之类的宽带噪声源可以通过频率扫描和交流分析来处理。跨越该衰减的负载通常是电路输入节点。为了做出可接受性的决定，您将需要所需的信噪比作为目标。在LVTTL或RS422的情况下，定义信号幅度，并且从该分析中，您现在将具有预测噪声的峰值峰值测量，因此可以直接比较，因此可以偏好建模噪声的原因in P-P format.

如果遵循上述过程，您将大大提高了构建强大电路的机会。在该分析中进行了近似。那么，如果你还遇到物理单位问题怎么办？通过设置模拟，您已经了解如何将信号注入到替补席上的实际电路中。

静电噪声注入相当直接。您可以使用电容器将信号发生器连接到可疑节点（只需观看发电机上的加载）。如有疑问，Spice再次可以在发电机中使用50Ω输出阻抗提供洞察力。感应注射有点困难，但可能。有关此处的指导，请参阅道格拉斯C. Smith [2]的文章。

使用您的模拟来了解发电机上的负载，特别是在处理更高的电压时，以确保您不会损坏您的测试设备，并使用示波器来验证结果和模型的协议。标准10:1探针通常是足够的，但是在建模中了解它们的特性:10MΩ与5-10 pf并行(查看数据表)。

在第2部分中，我们将浏览一些示例，以及这种建模方法的限制和假设。