最小化开关电路中的DV / DT瞬态GydF4y2Ba
文章作者:李忠达GydF4y2Ba
这三种方法通常用于使DV / DT降压，而不会导致电源开关设计中的过度开启/关闭延迟时间。万博投注网址GydF4y2Ba
在电源转换或门驱动开关过程中产生的高压瞬态尖峰是非常有害的。在电机驱动应用中，电压随时间变化(dV/dt)可能会破坏绕组绝缘，降低电机寿命和影响系统可靠性。GydF4y2Ba
在使用硅MOSFET和IGBT以及SIC MOSFET的电路中，降低瞬态响应的通常方法是增加外栅电阻的值。这种装置通常具有高反转电容（CGydF4y2Barss.GydF4y2Ba)或栅漏密勒电容(CGydF4y2BaGd.GydF4y2Ba)。增加栅极电阻(RGydF4y2BaGGydF4y2Ba）在减少DV / DT以进行快速切换应用特别有效。GydF4y2Ba
一个示例用例是图腾柱功率因数校正(PFC)，其中高dV/dt导致较低的开关损耗。然而，对于较慢的应用，如电机，在5到8V/ns的可接受范围内实现dV/dt所需的电阻值将在千欧姆范围内。一个高RGydF4y2BaGGydF4y2Ba会大大延长开关和-off延迟。GydF4y2Ba
本文突出了三种方法，通常用于将DV / DT从45V / NS降至5V / NS，但不会导致过度开启/关闭延迟时间。要涵盖所有选项，我们使用设备上的外部栅极 - 漏极电容和RC缓冲器进行调查，并使用JFET直接驱动方法。GydF4y2Ba
在每种情况下，T0247-4L封装中的1200V SIC FET与R.GydF4y2Bads(上)GydF4y2Ba在75 A / 800V时为9毫米欧姆切换。使用SiC场效应晶体管（FET）的Spice模型首先模拟探索的每个场景。双脉冲电路实验测量开启和关闭时间以验证仿真结果。GydF4y2Ba
使用外部CGydF4y2BaGd.GydF4y2Ba电容器GydF4y2Ba
在这个方法中，一个外部的CGydF4y2BaGd.GydF4y2Ba电容器CGydF4y2BagdextGydF4y2Ba，放置在半桥配置的高侧和低侧FET的栅极和漏极之间（GydF4y2Ba图1GydF4y2Ba)。GydF4y2Ba
图1GydF4y2Ba该方法使用带有外部C的栅极驱动器GydF4y2BaGd.GydF4y2BadV / dt的控制。来源:GydF4y2BaUnitedSiCGydF4y2Ba
对于SiC FET, CGydF4y2BagdextGydF4y2Ba计算为68pf，以及模拟目的，串联寄生电感（lGydF4y2BaparGydF4y2Ba)的20nh已包括在内。寄生电感可以在实际情况下使用离散和与CGydF4y2BaGd.GydF4y2Ba电容器尽可能靠近FET连接。如果使用FET模块，则需要将电容器放置在模块外部，表示更接近20nh寄生电感。GydF4y2Ba
图2.GydF4y2BaI的关闭测量GydF4y2BaDS.GydF4y2Ba(蓝色),VGydF4y2BaGS.GydF4y2Ba（橙色）和vGydF4y2BaDS.GydF4y2Ba（绿色）用实线使用外部cGydF4y2BaGd.GydF4y2Ba电容68pf和一个RGydF4y2BaGGydF4y2Ba33Ω。资料来源：GydF4y2Ba
SPICE仿真和实验的结果表明，该方法能有效地提高系统的性能GydF4y2BaGd.GydF4y2Ba电容器如图所示GydF4y2Ba图2.GydF4y2Ba。因为我GydF4y2BaDS.GydF4y2Ba在开关过程中相对较低，估计为0.54 A，外部电容可以容忍20 nH的寄生电感。该方法的dV/dt测量和计算范围为25 ~ 5V/ns，当使用68-pF电容和RGydF4y2BaGGydF4y2Ba范围10至33 Ω (GydF4y2Ba图3.GydF4y2Ba)。GydF4y2Ba
图3.GydF4y2Ba对r的dv / dt的图GydF4y2BaGGydF4y2Ba通过Spice模型仿真测量和验证，使用外部电容C.GydF4y2BaGd.GydF4y2Ba来源:UnitedSiCGydF4y2Ba
结果表明，使用FET模块时，可减少DV / DT的方法是合适的，放置CGydF4y2BaGd.GydF4y2Ba在PCB上，并接受一定程度的寄生电感。GydF4y2Ba
在场效应管上使用RC缓冲器GydF4y2Ba
控制DV / DT的另一种方法是通过将RC缓冲电路连接到高侧和低侧FET的漏极和源极（GydF4y2Ba图4.GydF4y2Ba)。GydF4y2Ba
图4.GydF4y2Ba缓冲电路的电路图横跨高侧和低侧FET。资料来源：GydF4y2Ba
对于本例，像外部栅极-漏极电容一样，一个20 nH的寄生电感与电容(CGydF4y2Ba缓冲器GydF4y2Ba）和电阻（rGydF4y2Ba缓冲器GydF4y2Ba)。当使用离散场效应管时，RC元件可以尽可能靠近场效应管，理想情况下直接连接到引线，在这种情况下，寄生电感将是最小的。实验缓冲电路采用5.6 nF电容和0.5 Ω电阻。SPICE仿真和实验结果表明，采用该方法可以将dV/dt从50 v /ns降低到5V/ns (GydF4y2Ba图5.GydF4y2Ba)。GydF4y2Ba
图5.GydF4y2Ba这些是dV/dt图的测量和模拟值使用RC缓冲电路。资料来源：GydF4y2Ba
由于添加缓冲电路而产生的切换损耗具有较低的电容值，电容值较小，具有10 kHz开关频率的大约2W。模拟寄生电感20 NH的相对高的值表明，RC缓冲器装置可以放置在FET模块外部，并减少DV / DT的90％。GydF4y2Ba
JFET直接激励方法GydF4y2Ba
还原DV / DT的最终方法是使用直接驱动结栅极（JFET）布置。在该电路中，硅MOS装置在启动时接通一次，然后在-15V和0V之间切换JFET栅极。需要脉冲宽度调制（PWM）栅极驱动信号以及使能信号，但是保持常关操作。高端JFET门应用-15V，以便在开关瞬态期间将其关闭。GydF4y2Ba
同样，测量是通过实验设置和使用SPICE模型(GydF4y2Ba图6.GydF4y2Ba)。由于SiC JFET具有显著的CGydF4y2BaRSS（CGD）GydF4y2Ba，小rGydF4y2BaGGydF4y2Ba4.7Ω足以减慢DV / DT至5V / NS。GydF4y2Ba
图6.GydF4y2Ba使用直驱JFET方法的DV / DT瞬态曲线图突出显示测量和Spice波形。资料来源：GydF4y2Ba
优点和缺点GydF4y2Ba
表格1GydF4y2Ba重点总结了SPICE对75 a /800V电路中降低dV/dt的三种不同方法的模拟预测。在这三种方法中，JFET直接驱动方法产生的能量损失最低。也就是说，直接驱动需要一个-15V驱动信号和一个使能信号，增加了组件的数量和电路的复杂性。GydF4y2Ba
表格1GydF4y2Ba该表显示了三种dV/dt还原方法的SPICE模拟性能。资料来源：GydF4y2Ba
外部C.GydF4y2BaGd.GydF4y2Ba电容和RC减振器方法显示了稍高的开关损耗，但他们不需要访问JFET门。当使用离散场效应晶体管时，这两种方法都可以很容易地在PCB上实现。GydF4y2Ba
UnitedSiC的标准fet不提供JFET的栅极，但一种封装在TO247-4L封装中的新双栅极产品正在开发中。这种方法也适用于添加了JFET栅极引脚的模块。在所有情况下，一个20 nH寄生电感被考虑到SPICE模拟，结果证明一个程度的电感不影响dV/dt的减少。GydF4y2Ba
RC减振器方法强调了它不能独立控制dV/dt的开启和关闭(表1)GydF4y2Bag（开）GydF4y2Ba和RGydF4y2Bag（关闭）GydF4y2Ba电阻允许独立控制的CGydF4y2BaGd.GydF4y2Ba并直接驱动JFET方法。GydF4y2Ba
本文最初发布GydF4y2Ba经济日报GydF4y2Ba。GydF4y2Ba
中达李GydF4y2Ba是美国的高级工作人员研发工程师。GydF4y2Ba
相关文章:GydF4y2Ba