JEDEC的信令协议使闪存重置更简单

文章：保罗山

今天的嵌入式系统（如IOT中的智能设备和端点）通常需要即时能力，同时将高性能与低功耗相结合。所有电子系统还应包括从瞬态故障引起的条件中恢复的能力。这些断层通常密切依赖于信号完整性，这是在当今的高速设计中更具挑战性的东西。万博投注网址

从运行时故障恢复通常需要能够对系统的全部或部件进行控制。在极端情况下，尚未进行软复位的规定，这可以决定电源循环设备的需要。对于远程位置的IOT端点，这可能是有问题和昂贵的，从而提供重置功能在嵌入式设计中有多重要的一个示例。

串行外设接口（SPI）广泛用于将外围设备和存储器连接到嵌入式系统中的微控制器或处理器。重置串行闪存是初始化或恢复的重要组成部分。为了使SPI存储器由主机处理器更容易重置，行业标准BODY JEDEC定义了串行重置协议，避免了专用重置引脚的需求。本文介绍重置协议及其使用，特别是对扩展的SPI（XSPI）和从串行非易失性存储器执行代码的使用。

spi flash的作用

串行接口相对于并行总线的主要优点是所需的减少数量。在大多数情况下，较少的信号和I / O引脚可降低元件成本和功耗，因为驱动信号的电源可以是总功耗的重要贡献者。

原始SPI规范有四个信号：串行时钟（SCLK）以同步数据传输;一个或多个芯片选择（SS）以使得能够解决多个目标，以及两个数据信号（MOSI和MISO）以在每个方向上传输数据。该标准以各种方式扩展，以支持更高的性能，现在包括在SPI接口上执行软复位的能力。

串行外围接口（SPI）
（来源：Adesto Technologies）

为了增加带宽，SPI接口已经发展和开发，并且变体现在包括双SPI，它在半双工配置中使用数据引脚，每天时发送两个比特，以及添加更多数据线的四分之二每个时钟周期传输更多的比特。另外，这两种都可以用于双数据速率（DDR）模式，该模式将数据传输到两个时钟边缘上。

Quad和Odtal SPI接口由JEDEC扩展SPI（XSPI）标准，JESD251定义，它提供了硬件指南，以便在系统中无故障集成高吞吐量XSPI设备。

最近，JEDEC还定义并发布了一个标准，用于在串行接口上​​重置设备的规定。此复位协议在JEDEC标准JESD252中定义，请在串行闪存中删除对专用复位引脚的需求。

该标准定义了芯片选择，时钟和输入数据信号的特定序列，以便使设备执行硬件复位。使用此模式，以便串行数据线上的噪声引起的虚假转换不会导致意外复位。在复位期间，时钟信号被保持为低，进一步确保引脚转换不会被解释为数据传输，而芯片选择引脚用于确保仅重置特定设备。

重置协议
（来源：Adesto Technologies）

SPI闪存广泛用于嵌入式产品，特别是代码。这使得对整体功能至关重要，因此必须保持可靠的操作，包括如有必要时发出重置的能力。

使用重置进行初始化和恢复

系统通常在上电时使用复位函数，以确保系统的所有部分以已知状态开头。复位也可用于从运行时在硬件问题引起的严重故障中恢复，这包括由背景辐射引起的信号完整性和定时问题，电磁干扰或随机内存损坏（另请参见“减轻亚稳态”）。软件错误也可能导致程序崩溃并变得无响应。

这些偶然的错误可能只是对消费者的不便，但它们可能是IOT的严重问题，其中数千个节点需要具有高水平的可用性。越来越多地，这些设备可能无法易于访问手动复位或电源循环。嵌入式系统通常使用看门狗定时器和其他自检机制来检测故障并采取纠正措施。这可能意味着执行“软”复位，其中仅在处理器的控制下仅重置必要的子系统。

SPI接口是有状态的。例如，在接收到命令之后，闪存将期望一定数量的地址或数据传输。导致主机与内存之间同步丢失的任何错误将导致不可预测的行为。为了从中恢复，主机需要能够通过执行软复位将串行存储器重置为已知状态。这种重置有助于维持稳定的系统，并且在没有任何过错的情况下进行。因此，它们现在可以被视为嵌入式系统操作的标准特征。

虽然某些串行闪存可以具有专用的复位引脚，但其他串行闪存，其他使用复用以减少PIN计数，在这种情况下，复位引脚也将是I / O引脚，并且在某些情况下，制造商可能无法提供复位全部。即使可用RESET引脚，也可能无法实际用于从微控制器中专用以控制它。已经开发了JESD252规范，使得串行闪存设备仍然可以支持复位功能而不需要专用或物理复位引脚。除了错误恢复外，可以在启动时使用串行复位机制，以确保在电源稳定后正确启动串行存储器。

执行

传统的串行闪存通过低速SPI连接，这意味着如果这些设备用于存储程序存储器，则处理器必须先将代码复制到芯片上的SRAM之前。执行位置或XIP是串行闪存，通过提供更快和更宽的接口来消除此要求。反过来，这减少了对片上SRAM的需求，随后可以允许主机微控制器或处理器降低。

Adesto的Ecoxip具有八进制SPI接口，与其他八进制器件相比，具有显着较低的功耗，并且性能远低于四级存储器。

执行模式
（来源：Adesto Technologies）

对于现代嵌入式设备，XIP是一个有价值的发展，尤其是因为片上闪存昂贵且尺寸有限。微控制器通常具有1 MB的内部闪光灯，但现代IOT节点通常需要更多的代码空间，例如通信堆栈，无线接口，音频处理，机器视觉和应用软件等功能。使用带有外部闪光灯的XIP可实现更大的代码存储。它还通过消除代码传输阶段来提高启动时间。

XIP的使用叶子SRAM免费用于数据存储而不是代码，这减少了所需的SRAM量。这可以通过消除外部SRAM的需求来降低系统成本，或者允许使用具有较少片上SRAM的微控制器。虽然NOR闪存允许随机访问，但微控制器需要将串行接口映射到其自己的存储空间中，因此它被视为另一个存储器区域，因此可以支持XIP。为了进一步提高性能，Ecoxip优化了代码执行。

标准SPI接口设计用于随机访问;每个读取由命令，地址和返回的数据组成。返回数据后，可以进行另一个请求。但是，通常从连续地址获取指令。Ecoxip接口通过为每个读取请求提供顺序字节，直到发送具有新地址的命令。这可以通过删除为每个获取发送新地址的延迟来加倍总线吞吐量。Ecoxip可以以156 MB / s的持续速率提供指令（266 MB / s峰）。

传统和闪光的另一个问题是写入的数量令人慢于读取。这意味着在从中执行代码时，无法将数据写入闪存，因为执行此操作会产生重大的性能影响。Ecoxip支持并发读取和写入，通过灵活地将内存分段为独立存储体。这使得可以使用XIP进行代码执行，同时将数据保存到存储器并执行空中（OTA）更新。

支持JEDEC标准，包括远程重置，使行业更简单地采用XIP采用串行闪存。

结论

能够在主处理器的控制下重置串行闪光是对嵌入式系统的重要要求。JEDEC JESD252串行复位协议使其无需存储器上的复位引脚或来自微控制器或主机处理器的专用信号。

虽然在主机和内存中使用串行复位和XIP影响设计，但越来越多的微控制器正在为这些标准增加支持。Adesto是第一个发运串行和闪光的制造商，可以支持串行闪存复位信令协议和XSPI标准。Ecoxip提供所需的执行性能，同时降低系统功耗和系统成本。它还实现了串行Flash发现的标准，并具有其他功能，可提高功率效率和安全性。

通过这些技术，嵌入式工程师更好地准备好满足他们在开发目标的产品中所面临的挑战。