GDDR6 DRAM设计中的信号完整性挑战

文章：Nitin Juneja

您是否是绘画委员会GDDR6的许多OEM系统公司中的一个芯片系统（SOC）或系统设计师？

许多系统公司正在讨论下一代GDDR6 DRAM实现的设计。不像以前的DDR，这一代带来了许多设计挑战，需要SoC和系统设计师仔细评估完整的GDDR6内存接口，以实现成功的设计。万博投注网址

内存接口

GDDR6存储器接口最好被描述为使用单端信令的高速，高信号计数，并行存储器接口，该信号在需要高存储器带宽和低延迟的应用中与DRAM内存通信。此处包括汽车ADA，图形/ GPU，数据中心和AI /机器学习等应用。

如图1所示，这个内存接口通道是从控制器PHY到DRAM接收器的数据路径。它由控制器BGA封装、PCB和接收器封装组成。与信道有关的许多设计因素显著影响信号的完整性。本文讨论了一些关键的设计注意事项。

图1:内存接口通道
（来源：rambuse）

控制器BGA封装依赖于倒装芯片球栅阵列（FC-BGA）包装，以便在更大的销密度和改进的动力输送寄生中提供的优势。实现更大的销密度，因为销可以布置在具有低至0.4mm的销距的区域阵列中。

随着大量包装引脚可用，可以将电源的路径平行于电路，并降低这些电气路径通过包装看到的电感。低电感路径显着改善电力传递网络（PDN）寄生菌。

FC-BGA封装是一种多层层压板结构，具有厚树脂芯、铜箔和介电层，如图2所示。电介质层也称为封装中的积聚层，被夹在铜箔之间。信号轨迹和电源平面蚀刻在铜层上。

图2:4-2-4包装的横截面
（来源：rambuse）

一个FC-BGA封装，核心中的两个导体层和建筑部分中的四个导体层被称为4-2-4封装。倒装芯片ASIC与焊球或铜柱连接到BGA。

GDDR6存储子系统使用单端信号以16至20千兆每秒(Gbps)的高数据速率移动数据。在高数据速率下，信号的完整性受到导体和电介质的材料特性的影响。FC-BGA中的介质材料以及随后在PCB中的介质材料吸收来自信号传输线的磁能，并降低接收器的信号强度。

信号损失

信号损耗在分贝中测量，称为插入损耗。它可以简单地被定义为接收器处的信号的强度和发射器处的信号的强度的比率。在设计GDDR6 FC-BGA时，需要通过减小通道长度和/或使用低损耗介电材料来最小化插入损耗。

在控制器封装中，可以在较小的封装中实现较小的通道长度。在PCB中，可以通过将DRAM封装尽可能靠近控制器包来实现较小的沟道长度。鉴于大多数汽车和消费者PCB系统中的约束，通常可以将PCB通道限制在30mm和60mm之间。

低损耗介质材料可用于封装和PCB。在封装的情况下，可以使用介质损耗低至0.0044的味之素累积膜(ABF)薄膜介质。对于PCB，可以使用低至0.002的介质损耗的威震6。采用低损耗材料是降低通道插入损耗的有效途径。

图3：通道长度和低损耗介电材料的插入损耗改善
（来源：rambuse）

图3显示了在标准FR-4电介质材料上使用低损耗介电材料如Megtron6。对于在PCB上路由的60毫米通道，使用低损耗材料将插入损耗降低超过50％，同时将通道长度从60毫米降至44mm。这对插入损耗有10％的提高。

皮肤效果

高速信号倾向于在导体表面行进。这种现象也称为皮肤效果。在FC-BGA封装中，导体和电介质之间的界面通常不是非常光滑的，表面粗糙度导致更高的数据速率传输处的信号插入损耗增加。

用度量Ra来量化表面粗糙度，Ra表示表面轮廓的算术平均值。最近封装衬底制造的创新已经使制造低至250纳米的衬底成为可能。

当信号从发射机行进到接收器时，阻抗沿信号路径的任何差异导致信号反射（返回损耗）并影响接收器处的信号眼图的质量。GDDR6通道中的典型信号路径具有许多组件，包括C4凸块，微通孔，电镀通孔通孔，BGA球和控制器封装，DRAM包和PCB中的信号迹线。

由于钻眼尺寸和BGA球尺寸等制造工艺的限制，由于通孔、C4撞击和BGA球造成的阻抗不连续性难以控制。通常可以将信号迹线阻抗匹配到接收机和驱动器阻抗，并将回波损耗最小化以改善插入损耗。

PCB中的电镀通孔设计可能导致由于存在通孔的信号插入损耗而导致显着的降低。可能需要通过背钻或通过在PCB中使用盲或掩埋通孔来移除通过存根。

相声

GDDR6 PHY是一个数据并行接口，其中许多信号在同一时间以高速发送和接收数据。其中一些信号可以耦合到包中的相邻信号并干扰相邻的接收信号。这种现象被称为相声。

在封装衬底中，当信号道在同一层上彼此路由得非常接近时，或当通过核心的信号过孔彼此放置得非常接近时，就会发生这种情况。增加“攻击者”信号和“受害者”信号之间的距离是显而易见的解决办法。

然而，在不充分规划信号的布局，ASIC管芯凸块，BGA销和基板中的通孔的布局上，可以并不总是可能。为了最小化通过串扰，可能需要重新安排BGA引脚，使得多个攻击者信号和受害者信号之间存在地面或电源引脚（返回路径）。

细间距BGA封装可能具有额外的串扰，因为通过彼此过于靠近。需要计划在封装基板上进行迹线路由来管理路由密度，并且可能需要额外的路由层。

在PCB中，BGA引脚下的通孔可以增加明显的串扰。重新安排BGA引脚与适当的隔离和返回路径有助于减少串扰。通孔过孔可能需要反钻，以减少BGA包下过孔中信号的耦合。使用盲孔和埋孔也可以减少串扰。

结论

在本专栏中，我们讨论了与减轻GDDR6 DRAM实现将带来的挑战相关的几个设计注意事项和方法。特别是，保持信号完整性的重要性贯穿整个接口通道。必须特别注意GDDR6内存接口的每个阶段，以成功地处理信号完整性问题。