嵌入式SRAM实现低待机功耗

文章作者:EDN Asia万博官方app

半导体解决方案提供商瑞萨电子(Renesas Electronics)推出了一款嵌入式SRAM电路，该电路的待机功率为13.7nW / Mbit，读出速度为1.84ns。

该公司将其自主研发的65nm薄埋氧化物节点硅(SOTB)制造工艺应用于嵌入式SRAM的原型开发。SRAM利用SOTB结构，采用动态衬底背偏置控制，实现了较低的待机模式功耗，为正常待机模式功耗的千分之一。

在SRAM中保留数据的同时显著减少待机电量的能力有望延长物联网、家用电子和医疗保健应用的电池寿命。它也可以不允许电池运行的自然能源，如光，振动或热。这类物联网系统还将使用非易失性存储器(off或on-chip)在必要关闭时存储数据。但对于短时间的间歇运行，它可以更好的性能和电源节省不关闭，这可以花费数千机器周期来启动系统。

根据瑞萨的说法，该技术还提供了动态切换，具有较低的功耗开销，在主动操作中，CPU核心执行嵌入式SRAM的读写操作，在备用模式中，存储的数据被保留。

SOTB工艺技术将有源电路构建在埋置氧化物上面的一层薄硅层中。瑞萨表示，这使得无掺杂晶体管通道结构成为可能。它还允许减少晶体管的变化，反过来，允许稳定运行的电压下降到约0.5V。控制BOX层下的硅的能力允许提供可以动态控制嵌入式SRAM衬底偏压的片上调节器。

嵌入式SRAM有三种工作模式:正常、低功耗和高速。根据Renesas的说法，通过将衬底电位从零偏压设置为正向偏压，读取访问时间从4.58ns更改为1.84ns，比正常模式快2.5倍。通过对待机模式施加反向偏置，泄漏电流降低了三个数量级，达到13.7nW/Mbit，是正常模式泄漏功率的千分之一。

Renesas还设计了一种允许细粒度读脉冲优化的设计方法，减少了由于可变性引起的设计余量考虑。