驱动edr的设计变化

文章作者:Harsha Medu

事件数据记录仪(edr)，通常被称为黑匣子，在汽车电子产品中并不新鲜。edr记录汽车数据已有近50年的历史。在此期间，汽车内部的电子设备发生了巨大的变化。而且，随着对自动驾驶技术的大量研究，更多的变化还将到来。

汽车电子技术的这些进步极大地增加了与EDR数据记录相关的挑战。因此，令人惊讶的是，这些年来，基本的EDR设计没有改变。通用汽车早期的安全气囊控制器被拆除，与今天的edr中使用的数据记录架构有很大的相似之处。在将第一个数据记录到非易失性内存之前，EDR会等待一个事件触发。这种20世纪70年代的数据记录方法一直存在，而车辆内的其他子系统已经进步了许多代。

在某种程度上，这种情况的存在是因为内存并没有被认为是EDR设计的核心。因此，EEPROM和Flash的局限性反过来又限制了今天的edr的能力。在本文中，我们将解决这一看法，并探索一种先进数据记录的替代解决方案，使edr能够满足当今和未来车辆的可靠性要求。

是什么推动了edr的设计变化?

欧洲和中国的新法规要求在大多数级别的机动车上使用EDR，这为EDR设计增添了新的焦点。有一种普遍的误解，认为edr长期以来一直是强制性的，但事实并非如此。即使在今天，北美也不强制使用edr。然而，edr的使用已经被汽车制造商广泛采用，在北美几乎无处不在。欧洲和中国则更进一步，要求在某些类型的汽车中使用EDR。在今天的汽车中，关键数据的来源越来越多，法规要求存储更多的数据，以便更好地做出决策。

除了法规，自动驾驶汽车也确实需要适应不断增加的参数。例如，在L2+部分自动驾驶汽车(根据SAE的自动驾驶级别)中，系统可以通过更多的方式存储传感器和图像数据。但是没有一个系统能够提供一个关键事件的全貌，特别是一个崩溃。因此，必须将来自ADAS的一些数据存储在EDR中，以便在分析事件时在ADAS存储和EDR之间建立同步。

现有设计的挑战

让我们检查一下现有的EDR设计，并理解采用新法规时面临的挑战。图1显示了一个典型的安全气囊控制和EDR设计。

点击查看全尺寸图像

图1:典型的EDR设计。(来源:柏树半导体)

EDR/安全气囊控制器监测车辆速度和加速度的突然变化，以确定事件的开始。一旦检测到事件，EDR就会收集有关多个性能和安全参数的数据。根据事件的类型和严重程度，EDR控制器决定在事件过程中或事件结束后记录日志。一般情况下，在撞车时，假设主电池是断开的，EDR控制器的电源由备用电容提供。因此，数据日志将由备用电容器供电。

深入研究该架构后，我们发现当前的edr使用EEPROM或data flash非易失性存储器来存储数据。因为这些内存使用基于页面的写入，而且写入耐力较低(小于10)⁶写周期)，EDR控制器保留一个相当于一个EDR记录大小的RAM缓冲区来本地存储数据。RAM缓冲区位于MCU内，大小从8KB到16KB不等，在数据写入非易失性存储器之前临时缓冲数据。抽样通常在事件触发后250毫秒结束。之后，RAM缓冲区中的内容被转移到非易失性存储器中。由于EEPROM和数据闪存的写速度较慢，存储16KB的数据需要几百毫秒到一秒的时间。整个过程如图2所示。

点击查看全尺寸图像

图2:带有EEPROM / Data Flash的典型EDR数据记录示例。(来源:柏树半导体)

备用电容器的设计必须能够提供足够的能量为整个传输提供动力。电容器也被用来为安全气囊展开提供动力。当然，EDR控制器的主要工作是打开安全气囊保护乘员。因此，在备份能量不足的情况下，安全气囊的部署将优先于将数据记录到非易失性内存中。因此，依赖备份电容对日志数据进行处理会给数据带来风险。在最坏的情况下，通孔，备用电容器可能会在事故期间跳出板，风险整个操作。

另一个需要考虑的问题是，对于数据记录，EEPROM和数据闪存非易失性存储器的使用将增加复杂性。由于数据传输到非易失性存储器使用的备份电容可能并不总是稳定的，写过程的数据完整性应该得到保证。最简单的方法是校验和，但这会增加固件的时间和复杂性。

使用F-RAM存储器的新架构

使用F-RAM作为外部非易失性内存将允许完全不同的数据日志记录体系结构。从图3的框图中可能看不出来，因为F-RAM只是在板上插入替换组件。但它允许开发不同的固件体系结构，其好处可以很容易地在系统级别看到。

点击查看全尺寸图像

图3:使用F-RAM的EDR设计。(来源:柏树半导体)

F-RAM技术提供了快速的随机访问写入，同时具有即时的不波动性和几乎无限的持久性。这消除了在微控制器中的RAM缓冲区临时保存EDR记录的需要。EDR固件可以将f - ram中的内存划分为多个EDR记录。一个记录将始终是工作内存，而其他记录要么为空，要么被事件数据锁定。数据可以在一个滚动缓冲区中连续地登录到工作的EDR内存中。

为了理解滚动缓冲区架构，我们假设工作的EDR内存可以保存数据10秒。如果10秒内没有发生事件，则工作内存中的数据将被新数据覆盖。这是可能的，因为F-RAM几乎无限的耐力。这意味着在事件期间，当EDR控制器仍在评估事件的严重性并决定是否记录数据时，数据已经存储在非易失性F-RAM中，如图4所示。

点击查看全尺寸图像

图4:使用F-RAM的典型EDR数据日志示例。(来源:柏树半导体)

在事件结束时，EDR控制器必须做出的唯一决定是保留日志还是覆盖日志。如果事件严重到足以保留记录，则EDR控制器将工作内存锁定到一个EDR事件记录中，并在F-RAM中使用一个新的缓冲区作为工作内存，以预测下一个事件。固件流程如图5所示。

点击查看全尺寸图像

图5:使用F-RAM记录EDR数据的典型固件流程。(来源:柏树半导体)

另一个优点是，EDR数据存储是一个独立的事件，不依赖于备用电容器。EDR系统可以在较小的电容下工作，同时保证数据完整性不受损害。在微控制器中管理内存和存储的固件复杂性也降低了。表1显示了两种体系结构之间的比较。

点击查看全尺寸图像

表1:基于使用中的非易失性内存的EDR体系结构比较。(来源:柏树半导体)

随着对数据日志需求的不断增加，强制性法规要求实现edr，应该从设计中排除丢失数据的可能性，并采用一种更安全、更可靠的架构，以实现更好的数据完整性。F-RAM技术是专门为任务关键应用开发的，如edr。基于F-RAM的架构将满足为最先进的汽车需求而建造的下一代edr的苛刻要求。

本文最初发表于嵌入式。

Harsha Medu是赛普拉斯半导体公司的高级应用工程师。他从事过各种非易失性存储产品的设计和应用，并基于新产品定义了系统解决方案。他拥有电子与通信工程学士学位和工商管理硕士学位。