家»成分»你的航天器闪光吗？第2部分：介绍RT偏振FPGA

你的航天器闪光吗？第2部分：介绍RT偏振FPGA

文章：Rajan Bedi

RT良良态度提供巨大的潜力，可以推进可用于空间行业的重新配置的车载数字处理。

在我看来，Flash FPGA是太空应用的理想，可重新配置的数字车载加工技术;它的非易失性尚未在原型和轨道内重新编程。您的预期功能，即配置，存储在浮栅晶体管内的电荷，其免受辐射扰动的免疫。

基于闪存的FPGA的非挥发性避免了外部内存需要在上电时重新启动预期功能。这会节省PCB上的物理空间，降低功耗，并且在某些情况下，消除了对额外电压调节器的需求。总的来说，使用基于闪存的FPGA理性您的BOM！

基于闪存的FPGA的织物不同于硬化的SRAM器件，并且基本上用于空间级部位，需要较少较少的晶体管来存储各个配置数据，例如：12对2.因此，对于相同的几何形状，基于闪存的FPGA消耗较少的功率。在闪光结构中产生的较好的粒度允许非常高的逻辑利用率，增强路由效率和性能。

之前我讨论了Microchip的352引脚，CQFP版本的65-NM RTG4 FPGA的发布。我的呼吁是因为它提供了空间行业，如果您实际上不需要720 I / O，则提供65 nm超深亚微米技术的性能和功耗优势。CQ352包含与原版RTG4150-G1657相同的芯片，但已放置在更具“用户友好”的包装中，卫星制造商传统上发现更容易组装和安装。166 I / O和4个高速串行链接可用。预测模拟总设备功耗和I / O引起的百分比贡献。

图1在这里，您将看到1657列RTG4 FPGA及其352针CQFP变体。

我想通过引入Microchip的28-NM RT偏振装置来继续讨论。这使用SONOS技术，类似于Flash，因为它是非易失性和重新配置的，但是，它允许使用较低电压来编程并擦除浮动栅极以适合28nm的工艺。使用近50,000个逻辑元素，嵌入式SRAM的33 Mbits，1,500个DSP块，> 1 Gbps DDR内存支持，以及24 10 Gbps Serdes Links，RT Pargire提供了巨大的潜力，可以推进空间行业的重新配置的载板数字处理。

辐射测试RT射极火已经证实了总剂量耐受性大于300克拉德（SIO₂）在其互补的Sonos配置单元上。推挽式设计可随着时间和温度提高长期存储保留和性能。

请参阅在配置逻辑上执行测试，织物内的D型触发器，μSRAM和LSRAM执行。未检测到配置不断的配置，并且太阳能最小型的Geo误差率为100密耳的Al屏蔽为4.44×10^-8和9.21×10^-8分别为μSRAM和LSRAM的UPSET /设备/日。未启用LSRAM嵌入式内存的单次纠错和双错误检测（Secded）EDAC。

对于织物触发器，太阳能MIN的GEO错误率为100密耳的AL屏蔽范围为3.36×10^-8到4.44×10^-8基于测试模式的Upsets /设备/日。没有实施三倍。

为了使您的设计更加强大，可万博投注网址以手动将HDL内的逻辑翻倒三份，或者自动在Libero SoC中自动，并启用LSRAM嵌入式内存的SECDED保护。

SEL敏感度取决于施加的电压和温度：在100℃下，在3.465V（3.3V + 5％）下偏置I / O，在Let 48 Mev-cm的水平下检测到SEL。²/ mg。在100°C时，I / O在2.625V（2.5V + 5％）偏置，在允许63 Mev-cm时未经检测到。²/ mg。SEL在68.5 mev-cm处检测到²/ Mg，因此测量的让阈值在63和68.5 mev-cm之间²/ mg。当在100°C时用I / O偏置为1.89V（1.8V + 5％），未检测到82.1 mev-cm的SEL²/ mg。

PLL，Serdes，时钟网络，织物D型触发器的三倍的辐射测试，以及通过EDAC的嵌入式存储器（LSRAM的硬IP和μSRAM的软件），在接下来的几个月和我一旦这些结果可用，将提供进一步的更新。

MIL STD 883 B类，QMLQ和QMLV合格的设备将在密封的密封，陶瓷1509 CGA和LGA封装中提供1毫米间距。

图2该图示出了RT极偏振FPGA的功能块。