模拟IP集成中常见的硅问题
文章作者:Kedar Patankar
在16nm及以下的SoC设计中，大量的门计数与模拟电路并排放置，即使是新颖的工艺增强也会出现不足。万博投注网址
尽管在过去的十年里人们担心摩尔定律已经走到了尽头，但微电子行业通过持续的创新和创造力，继续适应新的物理约束和产品要求。这些创造性能量的主要部分已经投入到模拟、射频和混合信号块的开发中，作为嵌入式IP。
图1该框图突出了多媒体SoC设计。来源:P2F半
现有的模拟/射频/混合信号IP的选择既广泛又深入。人们可以在以下主要类别中找到7纳米(在某些情况下甚至是5纳米)的大量硬件块:
- PLL和DLL:提供了广泛的速度，抖动和功率规格
- DAC和ADC:可提供分辨率为8位到24位和高达300 MSPS
- PHYs和SerDes:针对广泛的市场选择，如无线(Wi-Fi和5G)，网络(LAN, WAN和存储)，计算(USB, PCIe, MIPI)和内存(DDR，包括G和LP变体，以及HBM和许多其他)
- 可以组装以创建个性化模拟前端（AUE），电源管理功能和RF模块的较小组件
该行业生产了稳定的工艺技术进步，以支持对更高的门数、更低的功率、更高的性能和更多的功能的无止境的需求。这包括三孔隔离，绝缘体上硅，P+保护环，FinFET和沟槽隔离。这些特性中的许多促成了我们今天看到的模拟、射频和混合信号IP的扩散。这些衬底的添加也降低了一些复杂问题的程度，这些问题是设计人员在超深亚微米领域一直在努力解决的问题，如隐藏在反转率中的模拟噪声源、阻抗匹配和终端复杂性，以及支持巨大带宽的电路。
然而，在16nm及以下SoC设计的模拟电路中，面对大量的门计数，即使是新颖的工艺增强也会出现不足。万博投注网址事实上，接近模拟/射频宏的大型高性能数字块所带来的信号和功率完整性挑战正从芯片扩展到封装和pcb，这两种技术都在努力跟上硅技术的进步。SoC设计人员越来越发现他们不得不将他们的工作范围扩展到这两个领域，以确保他们的芯片设计能够按照预期的功能。万博投注网址
这个由多个部分组成的系列文章探讨了嵌入式模拟和射频IP核如何对芯片、封装和PCB功能产生负面影响，这些影响是多种多样的。我们还将讨论如何在所有三个层次上防范这些问题，以及这些解决方案如何相互加强。
硅实践
在过去的二十年中，为模拟电路和数字电路设计创建统一的工具和方法流程的尝试到目前为止已经被证明是徒劳的。然而，对于模拟流程的基本大纲，如图2．
图2显示基本模拟设计流程的视图。来源:P2F半
虽然流程看起来相当简单，但问题在于细节。
模拟电路对电路的放置和路由非常敏感。设计规则——跟踪和通过节距、差分信号和额外的接地引脚——有助于避免或至少减少导致EMI问题的基片耦合和邻近效应。这就是为什么设计规则检查(DRC)是布局之后的物理验证工作的一部分。布局与原理图(LVS)检查也是验证预期连接性步骤的一部分。
寄生物质的提取直接影响潜在耦合源的识别，而寄生物质的反标注往往会导致原理图和布局的改变。不幸的是，这将影响定时、动态范围、负载、增益和功率，并产生一组新的寄生。因此，回到设计流起点的迭代循环是悲剧的必然，这也是为什么模拟设计更像是一门艺术而不是一门科学。
模拟块的集成
因此，将合成的模拟块集成到整个ASIC/SoC设计中提出了一套全新的关注点。对于数字和模拟电路块，芯片的平面规划将受到每个块的最佳位置、引脚放置、I/O位置、关键路径、功率和信号分布、芯片的大小及其纵横比的限制。模拟IP对这些问题中的大多数都特别敏感，而模拟块也是硬mac的事实使上述所有问题都复杂化了。
一旦芯片的块被放置，最佳路由实践包括首先实现所有关键路径，无论是模拟还是数字。然而，当涉及到非关键路径时，模拟信号应该优先。此外，无论给定的模拟信号是否重要，所有模拟路由都需要在匹配寄生、最小化耦合效应和避免过多的IR下降方面进行特殊考虑。它是通过使用各种屏蔽技术进行模拟信号路由、保持迹线短、通过最直接路由路由返回信号路径、差分信号等等来实现的。
除了这些在片上集成模拟内容的广泛方法外，不同类别的模拟电路可能也需要特别注意。dac和adc就是一个很好的例子。
当使用DAC或ADC超出其分辨率和采样率(即规范信噪比(SNR)、有效比特数(ENOB)额定值和功耗)时，有一些设计考虑。根据奈奎斯特采样定理，充分的模拟信号数字再现需要在模拟F的2倍以上采样马克斯-本身就会对高性能应用程序造成带宽、功率和位同步方面的挑战。
从采样的角度来看，无线的问题尤其严重，而音频在分辨率方面的要求通常是最高的。这就是ENOB这样的参数具有特殊相关性的地方。无论对于给定的DAC或ADC，广告的分辨率可能是什么，将这样一个块推过其ENOB将降低其信噪比性能，并可能对块的真正用途产生重大影响。
除此之外，模拟块设计和集成到SoC或ASIC的环境中根本不像芯片的数字部分那样“干净”和可预测的工程努力。经验、灵活性和适应能力是成功的决定因素。
传统上，芯片设计团队考虑将数字和模拟/射频/混合信号块恰当地集成到SoC设计中，以达到这个目的。但是，正如我们将在本系列的后续文章中说明的那样，这种情况已经不复存在了。SoC设计工作的维度正在不可避免地扩展，为了在这一转型时期生存下来，团队将需要大幅提高他们的技能和实践。
这篇文章最初发表于地球上模拟．
基达Patankar他是半导体行业的资深人士，在设计、开发和客户关系方面拥有23年的经验。
