连贯背板IP将内存延迟减半
文章作者:ARM
CoreLink CMN-600和CoreLink DMC-620是针对armv2 - a架构的完整相干背板IP解决方案。
ARM已推出其第三代相干背板技术，该技术已经过优化，可满足5G网络、数据中心基础设施、高性能计算、汽车和工业系统等多个市场的可扩展性、性能和效率需求。
CoreLink CMN-600相干网状网络互连和CoreLink DMC-620动态内存控制器使最新的基于arm的soc能够将数据吞吐量提高五倍，并将内存延迟减半。
CoreLink CMN-600和CoreLink DMC-620采用最新的ARM Cortex-A处理器进行优化，为armv6 - a架构提供完整的相干背板IP解决方案。设计人员和系统架构师可以将高性能SoC设计从1个扩展到128个Cortex-A cpu(32个集群)，具有本地ARM AMBA万博投注网址 5 CHI接口，这是高性能片上通信的行业标准规范。
其他主要的优点和特点包括:
- 新架构实现更高的频率(2.5GHz或更高)，降低50%的延迟
- 吞吐量提高5倍，持续带宽超过1TB/s
- 新的敏捷系统缓存具有智能缓存分配，以增强处理器、加速器和接口之间的任何数据共享
- 支持CCIX，兼容多芯片处理器和加速器连接性的开放行业标准
- CoreLink DMC-620包括集成的ARM TrustZone安全，支持1到8通道的DDR4-3200内存和3D堆叠DRAM，每个通道高达1TB。