电压控制电路中使用fet的指南，第2部分

文章：Ron Quan

在第1部分在这五部分系列中，我们检查了FET电压控制电阻，基本电压控制电阻电路和平衡或推挽压控电阻（VCR）电路。接下来，让我们来看看具有反馈的N频道JFET衰减器电路（图8)．

图8反馈电阻R3和R4提供失真减少。

如果我们回顾一下图2在第1部分中，对于一个没有反馈电阻的压控电阻，我们看到对于VDS > 0伏特，通过S1和S2斜坡，电阻高于VDS < 0伏特。

直观上，如果VDS > 0伏或正in图8，VDS的一部分（漏极的电压和Q1的源极）通过R3添加正电压，得到栅极电压。当与VR1的滑块电压相结合时，这使得门更少负，这意味着漏极电阻为VDS> 0伏。

当VDS < 0伏时，有额外的负电压通过R3加到栅极上，这使得栅极电压更负，从而在Q1的漏极和源极之间产生更高的电阻。

因此，使用反馈电阻网络R3和R4, VDS > 0伏和VDS < 0伏的电阻值变得更接近，这将减少失真。

请注意，当R3 = R4时，R3和R4提供一半的VDS电压回栅极。我们来看看为什么这能抵消失真。

让我们来看看漏极电流方程(1):

我们希望消除与（V_DS/ V_P）（V_DS/ V_P）所以电导g_ds)只是…的一个功能V_GS当我们对I求导时_d关于v_ds．对于线性电导，我们仍然需要V_ds漏极电流方程中乘上与控制电压有关的常数或因子的项。

让V_gs= Vc + kV_ds，其中Vc是控制电压，0

这将导致：

我们想设置最后两种术语来互相取消，即：

或者,

两边同时除以I_DSS.，然后两边同时乘以(V_p）（V_p),我们得到:

除以（V_ds）(V_ds）在双方和解决k我们得到了

2k= 1

k= 1/2

对于反馈电阻R3和R4

k= 1/2 =R4 / (R3 +R4）

这意味着R3 = R4的反馈因子k= 1/2。

与V_gs= VC +kVds

k= 1/2

k= 0.5

vgs.= VC +0.5 Vds公司

现在我们回到方程(7)

与k= 1/2，方程(7)中最后两项消失。

与给定副总裁和我_DSS.，则由式(11)可知漏源电阻R_ds是否只依赖于控制电压V_C没有任何依赖V_ds．因此，使用反馈电阻R3和R4，在第一个近似上，提供一个线性电压控制电阻。

图9显示了带有反馈电阻的p通道JFET版本，以降低失真。

图9一种示例性P沟道电压控制电阻电路，具有反馈电阻网络R3和R4降低失真。

请注意图8和9，反馈电阻网络使用高电阻值来允许FET（例如，Q1和Q2图8和9)漏源电阻在形成R2分压器时占主导地位。

例如，如果R3和R4 = 22KΩ，那么将有一个44KΩ电阻平行于R5和FET的漏源电阻。这个2KΩ电阻将“洗掉”一些FET的R_ds效果。这将不允许输入信号Vin，当FET处于截止时（例如，在无限电阻）的情况下，基本上未稳定地通过R2 =47kΩ。

使用反馈网络来减少失真也可以应用于增强模式mosfet (图10)．

图10一种带有反馈网络的n沟道MOSFET压控衰减电路，以减少失真。

如附录A所示，为了消除增强器件的失真，反馈网络R3和R4应具有相等的电阻。然而，在某些情况下，使用缓冲放大器(例如，图14)．

显示了P频道版本图11．

图11一种p沟道MOSFET压控衰减器，具有失真抑制网络R3和R4。

[继续阅读EDN US:改进失真抑制电路］