为什么功率感知信号完整性分析在DDR5设计中很重要

文章作者:布拉德·格里芬

正如每个工程师在早期阶段就知道的那样，必须遵守时钟的规则。在数字领域，通过全球和本地时钟树的同步，回转率和上升/下降时间，所有的组合都使产品“滴答”。利用时钟信号的上升沿和下降沿来增加数据吞吐量的概念——所谓的双日期率，或ddr——彻底改变了数字设计。

今天，DDR在计算机系统的许多接口上使用，其中之一与处理器与内存接口的方式有关。每一个新的应用程序都在推动这个接口的极限。最新的人工智能(AI)、机器学习(ML)和数据挖掘等技术将进一步推动这一领域的发展。

针对高带宽SDRAM的DDR接口的最新版本DDR5于2017年开始开发。JESD79-5 DDR5 SDRAM标准于2020年7月发布，比预期的要晚，但更令人期待。

DDR5带来了什么?

DDR5和DDR4的主要特性是降低功率和双倍带宽。这意味着从3.2 Gbps增加到6.4 Gbps，时钟频率也相应从1.6 GHz增加到3.2 GHz。通过将电源电压稍微降低(0.1 V)至1.1 V来解决低功率方面的问题。

这伴随着电源管理的转变，从主板转移到双内联内存模块(DIMM)。内存容量也从16gb增加到64gb，从而使内存模块的容量更大。这是补充通道的数量的变化，从1个DIMM到2个，每个有一个40位数据通道，而不是一个72位数据通道在DDR4。数据位的总数保持不变，但通过两个通道传递数据位会影响时钟信号的产生和分布。这是为了提高信号完整性(SI)。

虽然较低的电源电压会降低功率，但它的噪声裕度较小，这影响了设计。然而，DDR5也将电源管理IC (PMIC)从主板移到模块上。这是另一个重要的变化，它使电源管理、电压调节和上电顺序在物理上更接近模块上的内存设备。这也应该有助于电源完整性(PI)，并为PMIC的操作方式提供更多的控制。

设计挑战:PI和SI

很明显，在标准的开发过程中已经考虑了信号的完整性，将PMIC移到模块中也应该有其自身的优势。然而，设计师仍然需要考虑电源感知信号完整性的整体影响。传统的工作流程会假设一个理想的配电网络(PDN)，可能会忽略耦合信号、电源和接地面对整个PCB的信号完整性的影响。如果单独分析电源完整性和信号完整性，可能会忽略电源感知的信号完整性问题。

这包括同步开关噪声(SSN)，它被比作PCB中的地面反弹。实际上，SSN具有改变地平面电位的作用，或者它也可能表现为在功率轨上的下垂，这是由于多个sink同时切换，在瞬间吸收的功率超过PDN所能提供的。高速并行总线，例如DDR，当多个信号一起切换时，SSN会受到特别的影响(图1)．

图1使用2D和3D眼图将DDR5信号质量与JEDEC规范进行比较。来源:节奏设计系统

准确地建模SSN的影响并不是一件简单的事情，大多数传统的EDA工具使用独立的电源感知模型来解决它;例如，IBIS 5.0+模型和互连模型。大多数信号完整性工具无法进行SSN分析，因为一旦布局完成，电源感知互连模型就可用了。这意味着设计阶段的噪声分析通常仅限于设计规则和几何规则检查。

有限差分方法

在目前使用的大多数仿真技术中，信号分析和PDN之间存在着根本性的脱节。这是一个遗留问题，但也有其他缺点，因为底层仿真技术的开发远在DDR5等以Gbps速度运行的并行总线出现之前。

通常，SPICE模型的复杂性会有所不同，使用时域模拟来生成精确的RLC模型，但有时会假设一个理想的基础。这导致时域模型基于简单的频率响应，通过仿真提取。这是为了权宜之计而牺牲了准确性，而为了更高的频率，工程师们转向了可以用混合求解器创建的s参数。SPICE模型和s参数都是有用的，尤其是因为s参数不包含任何低频或DC信息。

时域有限差分法(FDTD)与混合求解器一起工作，将覆盖范围扩展到信号、电源和地线。集成和组合多个求解器的输出以解决电路布局，以及传输线和电磁场的工具，可以更好地提供数据和电源/地面之间的时变交互。一个例子是Sigrity SPEED2000发动机使用FDTD方法分析IC封装和pcb的布局。

模拟结果

使用时域有限差分法支持快速设计流程，可访问支持多域规则检查和仿真的功率感知信号完整性分析。但最终，工程师仍可能转向3D全波建模方法，因为这提供了所需的准确性(图2)．

图2信号完整性签名过程需要跨多个层和多个织物的耦合信号的精确3D建模。来源:Cadence Design Systems

这种准确性是以计算能力和模拟时间为代价的。这可以通过细分来解决，但这只能将问题分解成更小的部分;这些碎片还需要处理。

这就是并行化提供真正性能优势的地方。通过使用基于有限元分析(FEM)的方法，任务被分解成更小的部分，这些部分可以分布在大规模并行架构中，如数据中心或云服务器。分析结果被重新组合成一个基于频率响应的s参数模型。有限元分析由清晰的三维解算器，而Sigrity技术则可以分析这些模型。

电源感知信号的完整性DDR5

传统的信号分析通常假定PDN是“理想的”。这是为了方便和方便，而不是为了准确。当我们进入6.4 gbps数据速率和3.2 ghz系统时钟的DDR5领域时，功耗感知信号完整性的潜在问题开始变得更加重要。

如果工程师希望采用DDR5提供的性能，就越来越有必要在系统的所有关键点上应用功率感知信号完整性分析:芯片、封装和PCB。这种级别的分析可能会对底层计算平台带来巨大的需求，更不用说总设计时间了。

没有一种单一的方法能够提供完全解决功率感知信号完整性分析所需的覆盖范围。建议使用整体分析的方法，主要要求是有一个工具层次，最终分析信号、电源和地面作为完整的电气系统。

在这个层次中，设计师可以使用电气规则检查(ERC)，估计电源和地平面之间的噪声耦合。然而，最终的解决方案必须包括功率感知信号完整性分析，包括快速和准确的现场求解器，用于互连提取。

这篇文章最初发表于经济日报。

布拉德·格里芬是Cadence Design Systems多物理系统分析的产品管理小组主任。