微芯片通过智能HLS工具套件增强FPGA平台

文章作者:微芯片技术公司。

智能HLS工具增强了PolarFire FPGA的可访问性,用于边缘计算系统中的硬件加速。

边缘计算应用中结合性能和低功耗的需求推动了对现场可编程门阵列(FPGA)的需求,将其用作节能加速器,同时提供灵活性并加快上市时间。然而,大多数的边缘计算、计算机视觉和工业控制算法是由C++开发的,而很少或根本不了解底层FPGA硬件。

为了实现这个重要的发展社区,Microchip技术公司已经将一个叫做SMASTLS的HLS设计工作流添加到其极火FPGA家族中,通过允许C++算法直接翻译成FPGA优化的登记传输级别(RTL)代码,极大地提高了生产率和易于设计。

“SmartHLS增强了我们的Libero SoC设计工具套件,使我们屡获殊荣的中端PolarFire和PolarFire SoC平台的巨大优势可供各种算法开发人员使用,而无需他们成为FPGA硬件专家,”Microchip FPGA业务部门副总裁Bruce Weyer说。“与我们的VectorBlox神经网络软件开发工具包一起,这些工具将极大地提高设计师的生产力,使他们能够使用基于C/C++的算法为嵌入式视觉、机器学习、电机控制和工业自动化等应用程序创建尖端解决方案,使用基于FPGA的硬件加速器。”

基于开源Eclipse集成开发环境,SMASTLS设计套件采用C++软件代码生成HDL IP组件,用于集成到Microchip的Reloo Stand设计项目中。这使得工程师能够在比传统FPGA RTL工具更高的抽象级别上描述硬件行为。与其他HLS产品相比,它通过并发执行硬件指令的多线程应用程序编程接口(API)进一步提高了生产率,同时缩短了开发时间,并简化了复杂硬件并行性的表达。

SmartHLS工具所需的代码行数是等效RTL设计的10倍,结果代码更易于阅读、理解、测试、调试和验证。该工具还简化了对硬件微架构设计权衡的探索,并使开发人员现有的c++软件实现现在可以与PolarFire FPGA和FPGA soc一起使用。

留言