高速SerDes应用中信号完整性的实用指南，第2部分

文章作者:Majid Dadafshar

在第1部分，我们探讨了高速Serdes频道的基本特征。本文侧重于实际问题，例如寄生和阻抗不匹配，需要额外的分析，建模和赔偿。

描述的简单情况本系列的第一部分在现实世界应用中很少见。当高频信号通过诸如PCB通孔的非理想路径（例如PCB通孔）的非理想路径而变得更加复杂，这用作从一个PCB层到另一个PCB层的导体，产生阻抗的变化。

图1示出了通常在PCB中发现的层，迹线和孔。除了每次转换的阻抗变化之外，信号受到自身和相互电容和电感的寄生效应的影响。

图1这些是通常在PCB中发现的层，迹线和孔。

对于许多应用程序，我们可以使用称为“集总元件”的技术来创建一个占这些效果的模型，该技术试图捕获任何系统中存在的组合的寄生电感，电容，AC耐肤电阻和直流电阻（图2.）。寄生电容（CDX）可以改变通道的电流分布，导致要改变的传输线的特征阻抗，这反过来导致ZO（行驶电压与行进电流的比率）改变。

图2.集总元件技术试图捕获寄生电感、电容、交流表皮电阻和直流电阻的组合。

图3.说明了当集肤效应降低传入信号的振幅时，信道中存在的寄生电感会降低负载电压的上升和下降时间。除非它们以某种方式得到补偿，否则这些寄生效应会降低时钟和数据信号的锐利边缘，而接收电路需要精确地重建它们。

图3.寄生效应降低了时钟和数据信号的尖锐边缘。

电压反射系数

当高频信号在不同的通道元件之间传递时，例如从PCB线到通孔，然后返回到不同PCB层上的线，在每次转换时，它所看到的阻抗会发生变化。通过控制这些寄生效应并适当地终止传输线，它可以携带失真最小的信号。

当终止阻抗（ZL）不等于线（ZO）的特性阻抗时，它产生一对反射电压和电流波，其与源信号相结合，从而使其扭曲。

方程1

注意，当ZL等于Zo时，电压反射系数等于零。这表明所有的入射波都被匹配的负载终端所吸收(即所有传输的能量都被接收)。当信号的电压波和电流波一起传播并达到其适当的相位关系的终端阻抗时，总入射波加上任何V/I反射波必须等于ZL。

图4.当信号的电压波和电流波一起传播并达到其适当的相位关系的终端阻抗时，总入射波加上任何V/I反射波必须等于ZL。

阻抗不匹配和思考

要了解阻抗匹配和不匹配的影响，让我们考虑一个50欧姆的传输线，终止了150欧姆终端阻抗或覆盖电路（图5.）。为简单起见，我们将把电池的阻抗设置为零，使反射波返回负载。对于此示例，让我们设置波的时间延迟（TD =距离/ vp）以行进给定长度。现在，让我们关闭交换机，看看负载发生的情况。

图5.观察一系列连续的反射波将有助于我们理解阻抗匹配和不匹配的影响。

的波形图6.说明由源和终端阻抗之间的连续反射所产生的一系列波如何与源信号结合并降低源信号，同时也在信号线上产生振铃。

图6.波形表明反射引起振铃。

当在终端和源处计算反射系数时，我们可以确定将达到终止的入射波的量，以及将朝向源反射的波的幅度。

重要的是要知道这些值，因为过拍振铃可以产生可能过度电子设备的更高电压，或者产生更多辐射排放，在相邻迹线之间产生更多串扰。在瞬态响应时段期间，通过振铃或电压轨中的倾斜可以引起芽面。其中任何一个都会增加频道较高误码率的概率。

重新驾驶员

对于许多移动应用程序，综合所有互连通道损耗的总损耗预算(以dB计算)是理解设计的一个有价值的工具。损耗预算包括从硅到连接器的所有路径，如硅封装、PCB迹线、过孔、弯曲、共模滤波器和连接器。在本例中，我们将使用USB 3.1第2代通道，运行速度为10gbps。

为了在不限制PCB尺寸和设备放置的情况下保持良好的信号质量，使用再驱动来增强必须穿越长通道的信号是最具成本效益的解决方案。在一个典型的应用中，例如智能手机或平板电脑，高USB连接的高速信号从应用处理器的封装和引脚传输到PCB轨迹，然后通过通孔、连接器、柔性电缆和USB连接器，每个都有自己的阻抗不匹配。因此，信号可能在通过外部USB电缆之前就已经退化了。

图7.该图示出了典型的信号路径和信号劣化。

当信号通过信道传播时，它们会经历衰减，并且根据信道的长度，它可能大到足以在高数据速率下导致信号完整性问题。这种类型的损失通常可以用再驱动来补偿，这是一个信号放大器/调节装置，可以恢复信号变得太弱。通过提高信号的振幅，并锐化其上升和下降边缘，它可以让信号传播得更远，并通过睁开眼睛来降低比特误差。

图8.使用重新驱动器改善了眼睛的开口。

再驱动通常配备可编程差分输出电压水平，帮助调整驱动强度与线路阻抗和跟踪长度，并均衡信号。然而，请记住，虽然增加驱动器的差分输出电压幅值有助于改善接收信号，但它也会增加噪声和抖动。

保持可接受的信号完整性需要仔细注意集肤效应、匹配终端、反射、通孔、串扰、耦合以及它们对信号衰减的影响。当迹线长度约为信号波长的1/10时，任何互连线都应视为传输线。

导致信号完整性的因素，如阻抗不匹配引起的信道丢失和信号反射，在使用PCB，VIA，Flex到电缆的任何数据传输期间发生在任何数据传输期间发生。对于在整个信号路径中保持阻抗匹配的界面至关重要，以防止反射并提供最大功率传输。任何阻抗不匹配会导致线路的反射，这将增加抖动和潜在的折衷信号质量。

如果没有重新驱动，以>10 Gbps的数据速率通过系统电气和协议遵从性测试将非常困难或几乎不可能。当测试短通道和长通道测试没有再驱动程序时，由于不同设备之间的互操作性较低，给定的高数据率信号的总传输通道距离会受到限制。

- Majid Dadafshar是Semicondument的现场应用工程的主要工程师。