2D材料承诺扩展逻辑芯片技术路线图
文章：iuliana radu
全球对2D材料的兴趣，特别是他们承诺进一步扩展逻辑芯片技术路线图。
2D材料，如二硫化钨(WS2）可以在未来的逻辑芯片的制造中发挥至关重要的作用。由于其特殊属性，他们承诺能够实现最终的栅极长度缩放，因此可以扩展逻辑晶体管缩放路线图。它们还可以通过启用紧凑的后端兼容的晶体管，彻底彻底改变我们对芯片架构的思考，模糊前端和后端之间的线路。
近年来，基于实验室的2D晶体管大大成熟，正在为其工业摄取而开发一条路线。并行地，正在解决对改进设备性能的困境。
本文解释了全世界对这些材料的兴趣，特别是它们对进一步扩展逻辑技术路线图的承诺。
5个好理由
1.二维材料具有显著的性能
2D材料是形成二维晶体的一类材料。在这种优雅的2D形状因子中，它们具有迷人的电气，热，化学和光学性能。最着名的这些材料是石墨烯，六边形蜂窝状碳原子片。石墨烯具有出色的机械强度，热电和电力和奇数光学能力具有较大的导电性。
但是对二维材料的探索已经远远超越了石墨烯。过渡金属二硫属化合物，化学式MX2，具有补充石墨烯的多功能性质。与石墨烯，钨二硫化物（WS2），二硫化钼（MOS2)，其他一些则有很宽的带隙，使它们成为天然的半导体。
根据它们的化学成分和结构配置，原子薄的二维材料也可以分为金属或绝缘材料。由于其卓越的性能，2D材料在多个应用领域出现了机会，包括生物传感、能源存储、光电、光电子和晶体管缩放。
2.基于2d的晶体管有望实现终极的栅极长度缩放
在芯片制造中，2D半导体如WS2和金属氧化物半导体2已经成为晶体管传导通道中取代“旧硅”的候选者。伟大的优势?与硅相比，2D-based场效应晶体管(2d - fet)有望更不受短通道效应的影响，这已成为进一步硅晶体管缩放的主要障碍。
实际上，由于硅基晶体管通道更小且更小，即使在栅极上没有电压，电流也会在其上开始泄漏。这种效果，称为短信效应，对各种技术的产生变得更糟，危及进一步的栅极长度缩放。FINFET，今天的主流晶体管技术，部分计数器这种效果。在该晶体管架构中，翅片形沟道区可以变薄，并且栅极围绕多于一侧的通道。
这使得栅极电压更容易控制硅基通道内载流子的流量。即将到来的向纳米片晶体管的过渡——现在栅极在各个方面都环绕着通道——进一步加强了这一想法，提供了更好的静电控制。然而，当扩展到超过3纳米时，这些硅基架构将继续遭受不必要的短通道效应。
这就是高移动性WS2和金属氧化物半导体2可以来救援。它们可以被构造成几个甚至是单原子层，为提供非常薄的通道区域开辟了可能。这大大限制了电流的流动路径，使载流子在设备关闭时更难泄漏。因此，他们承诺能够实现最终栅极长度的缩放——低于10纳米——而不用担心短通道效应。
为了支持这些承诺，一个团队IMEC.最近进行了一项设计-技术协同优化研究。该团队展示了2d - fet如何进一步扩展逻辑器件技术的扩展路线图，将堆叠纳米片晶体管架构作为最可能的插入点。
3. 2D材料构建紧凑型后端开关
2D半导体的应用可以超出高性能晶体管，因为另一个潜在的应用区域包括具有较少性能和区域限制的低功率电路。示例是片上电源管理系统，信号缓冲器和存储器选择器。首先，可以使用2D材料来通过启用小型后端兼容的交换机来旋转芯片的后端 - 端（BEOL）。
芯片制造可以粗略地分为两部分：构建晶体管的前端线（FEOL），以及晶体管通过许多层互连连接的BEOL，以形成功能电路并提供电力。通过传统的晶体管缩放变得越来越具有挑战性，科学家一直在寻找在BEOL中添加晶体管和小电路的方法，在FEOL中保存一些区域。但是这样做，它们只能使用可以集成在相对较低的温度下的材料，以避免损坏设备并在它们下方互连。这应该使用2D半导体。
使用基于2d的晶体管而不是其他一些“BEOL”候选者的另一个优势是可以构建n型和p型器件，这在CMOS逻辑中是必需的。它将允许开发紧凑的后端逻辑CMOS电路，用于功率门控或中继器。
4.基于实验室的超缩放2D晶体管显示出良好的性能
我们能否实验性地建造这些超尺度的二维场效应管，它们能否在性能方面实现它们的承诺?近年来，科学家们探索了多种MX2材料。最初，Mos.2结果显示，基于该技术的装置是最成熟的，实验报告的移动度值最高，接近200cm的理论值2/ vs。最近，可以对WS显示竞争结果2基于FET，理论上也具有更高的性能潜力。朝着改善接触电阻和增强装置性能的进展。
例如，在imec，我们的团队可以展示全功能的2d fet，通道只有1-2个单层厚度和30纳米长度。我们还展示了利用双门控器件结构改进的静电控制。传统的fet在顶部只有一个栅极，而双栅晶体管同时有顶部和底部栅极，当连接时，可以改善对通道的静电控制。
5.正在开发出于2D-FET的工业规模生产的途径
如果我们可以以大量生产，2D-FET可能只在逻辑技术路线图中找到它们的位置。这将是工业技术摄取的关键。这意味着我们需要能够将设备从实验室中取出并将其与行业标准生产工具的300毫米晶圆集成在一起。
IMEC已将场景设置为采用这些2D材料进入300毫米集成流程。该流程用于研究各种加工条件的影响并促进改进性能。例如，可以使用金属 - 有机化学气相沉积（MOCVD）来证明在300mm晶片上的2D材料的高质量生长，通过化学反应将晶体沉积在表面上的晶体的方法。通过该工具，可以在全300mm晶片上用单层精度控制厚度。实验表明，高沉积温度-950°C对层的结晶度和缺陷的有益影响。
然而，更复杂的晶体管结构——如堆叠的纳米片，或进一步发展的互补的fet (cfet)——可能需要替代的沉积技术。同样的情况也适用于处理具有有限热预算的BEOL电路。因此，imec研究了替代沉积技术，并探索了使用转移过程的可行性，允许将2D通道移动到已经部分制造的300毫米硅衬底上。
3个主要挑战正在解决
虽然现在单个设备性能是低于报告的实验室设备的数量级，但是300毫米积分流用于了解过程影响并识别集成障碍。沟道材料质量和对缺陷的控制仍然是提高设备性能方面的最大挑战。
第二障碍是需要减少到可接受的水平的源/漏极触点的接触电阻。第三，需要开发综合模型，以使上述设备架构设计具有内置的现实过程假设。万博投注网址
本文最初发布经济日报。
Iuliana拉杜,IMEC的计划总监是领先的CMOS和量子计算活动。
相关文章：